基于74LSl61的扭环形计数器自启动设计

为探索MSI（MediumScaleIntegratedcircuit）可编程计数器进行非常规使用改变应用方向的逻辑修改技术,探讨了基于74LSl61的扭环形计数器自启动设计问题,提出了MSI可编程计数器改变应用方向的逻辑修改方法。通过对可编程计数器74LSl61的状态输出进行逻辑修改改变计数规律,将状态输出反馈到预置数输入端,实现“次态=预置数”的时序关系,并进行自启动逻辑修改设计。可实现扭环形计数器自启动设计,从而实现逻辑功能扩展,简化了扭环形计数器的设计过程。     

陀螺输出信号测试系统的设计

本文介绍了某型号陀螺检测系统的核心部分即基于PCI总线的脉冲计数板的设计.陀螺检测系统能够测量陀螺上电2s内的点火次数和每次点火的时间,在2.8～2.9s间连续测量陀螺6路输出脉冲每1ms时间段内的个数,在2.9s后以4ms为时间段连续采集陀螺的输出脉冲.脉冲计数板用2个计数器轮流采集1路输出脉冲,当一个计数器计数达4ms时,停止计数,马上切换为另一个计数器进行计数,两个计数器交替计数,这样既保证了采集的准确性,也兼顾了测量的连续性.脉冲计数板用可编程逻辑器件构建计时器、形成计数器的门控信号以及其他控制逻辑,并每4ms向PCI总线发送一次中断请求.该脉冲计数板测量频率的范围从0.01Hz～1.6MHz.     

倒计数法测频的原理与实现

从雷达发射机耦合出来的发射脉冲信号经下变频、滤波后由比较器转换成中频方波信号,倒计数测频电路用该方波信号的Nx 个周期形成计数区间,在此计数区间内使用F161高速计数器对100 MHz的标准方波进行计数,单片机根据计数结果计算出中频方波信号的频率和发射频率。该电路在雷达发射脉冲持续期间对其发射频率进行实时的快速测量,已成功用于某型米波警戒雷达的自动频率控制系统中。     

基于逻辑函数修改技术的N进制同步计数器设计

为简化自启动任意进制同步计数器的设计过程,探讨了用逻辑函数修改技术设计基于JK触发器的能自启动的任意进制同步计数器的设计方法。即在由JK触发器构成的同步二进制计数器的基础上,通过修改部分触发器的激励函数方程改变计数器状态转换的顺序实现N进制计数。给出了触发器激励函数修改的原则和修改函数的确定方法,并分析了N进制计数器的自启动功能。该方法具有方便、快捷的特点和较强的实用意义。     

水力脉冲-化学复合技术在青海尕斯油田的应用

针对青海尕斯低渗透油田酸液注入困难,酸化效果差的问题,提出了水力脉冲一化学复合增产技术,该技术是将振源产生的水力脉冲波与化学增产措施相结合,进行复杂油气田开发的一种新型复合增产技术．大幅度提高酸化效果．本文结合青海尕斯油田,将4种酸液以不同的方式处理岩心,通过渗透率比值的对比,优选出了最佳的处理方式和处理酸液,水力脉冲辅助酸化优于单独酸化和水力脉冲,同时进行水力脉冲与酸化（酸液体系CH-59）时渗透率比值最大（2．71）．在此指导下进行了两口井的设计应用,均取的良好的效果,有效期达六个月以上,累计增注9624m3．     

基于普通单片机的高精度高分辨率频率及周期测量方法

本文叙述了普通单片机通过外扩高速计数器，大大提高系统定时器／计数器的计数脉冲速率，实现高精度，高分辨率的信号频率及周期的测量方法，并给出了应用实例。该方法实现简便，具有很好的实用价值。     

基于FPGA及状态比较方法的数据采集系统

介绍了一种基于现场可编程门阵列（FPGA）和状态比较方法的数据采集系统,详细分析了A、B两相信号的状态变化特征,比较了这两相信号在其1／4周期内的状态变化情况,并将比较结果作为计数判据,设计了对光电传感器数据信号进行四倍频以及辨向计数的系统,并给出了基于FPGA实现的方法．该方法的优势在于采用状态采样和比较的方法实现计数操作,避免了尖峰脉冲干扰,极大的提高了系统的稳定性和精确性．     

一种放大变换电路测试系统

为了精确测量电流/频率变换电路（I/F电路）输出的宽范围频率脉冲信号,文中设计了一套放大变换电路测试系统,利用工控机及32位计数板卡和A/D板卡构建硬件测试平台,采用7651恒流源为I/F变换电路提供精确的恒流输入信号,设计实现了产品供电及电压/电流监控电路、时间基准脉冲信号产生电路、信号隔离电路等,并利用Labview图像化编程软件进行编程.本测试系统在保证可靠性的前提下能实现静态的频率测量.使用计数器板卡及Labview图像化编程软件能缩短项目开发周期,并且有效地提高了频率测量的精度,使相对误差达到0.03%.     

基于量子点元胞自动机的低能耗、高速度和高效面积时序电路：T型锁存器和计数器研究（英文）

量子点元胞自动机（QCA）是一种用于实现纳米数字电路的新型纳米技术。这种纳米技术在速度、面积和功耗方面都优于互补金属氧化物半导体（CMOS）技术,并且可以显著改善各种逻辑电路设计。本文提出一种在QCA技术中实现T型锁存器的新方法,该方法利用了QCA在时序和时钟相位上的固有特征,因此,所提单元结构与现有方法相比占用面积更少,功耗更低。与之前的最佳设计相比,该T型锁存器的占用面积减少6.45%,功耗降低44.49%。此外,本文首次设计了基于复位的T型锁存器和具有置位和复位功能的T型锁存器。基于所提T型锁存器,开发了一种新型3位计数器,与之前的最佳设计相比减少2.14%的单元数。在3位计数器的基础上,设计了4位计数器,与之前的设计相比,减少0.51%的单元数和4.16%的截面积。此外还引入两个选择性计数器,分别从0到5和从2到5进行计数。在相干矢量引擎模式下,使用QCADesigner和QCAPro软件进行模拟,并将所提电路与相关设计在延迟、单元数、面积和漏电功率方面进行了比较。     

一种高效的H.264 CABAC解码器的VLSI结构

提出一种H．264／AVC中基于上下文的自适应二进制算术编码（CABAC）解码器的硬件设计方法．在采用并行结构的基础上．给出了一种高效的VLS1实现方案．采用两级有限状态机结构控制宏块解码过程，共通过对残差系数存储器的定时清零解决了数据存储耗时的问题，大大降低了解码控制的复杂度．从而提高解码速度．达到每1至2个时钟解出1比特．仿真结果表明，该方案能满足H.264／AVC main profile CIF 30fps实时解码的要求．     

可编程控制器(PLC)的高速计数器的应用

可编程控制器（PLC）的各种计数器有不同的计数频率,同类的信号以相同的接线方式接入PLC,若采用了不同的计数器,则可以有不同的计数频率,通过两个具体实例对其进行了论述。     

基于PLC的光栅位移测量技术的研究

针对传统的由光栅传感器组成的位移测量系统局限于仅对测量值进行显示的特点,提出了一种基于西门子S7—200PLC高速计数器的位移测量方法,对光栅传感器的测量原理、输出信号的形式以及信号的细分电路进行了重点探讨。最后从实际应用的角度给出了光栅传感器、集成电路及PLC的连接电路和高速计数（HSC）的软件设计方法．实践证明,该方法不仅提高了测量精确度,而且可实现测量过程自动化．     

PSoC的多路陀螺输出脉冲计数系统设计

针对陀螺计数系统中计数范围窄、精度低、计数设备复杂等问题,提出了基于PSoC的陀螺输出脉冲计数系统.本系统以PSoC芯片CY8C29666-24PVXI为核心,采用无缝轮询计数法,通过对该芯片中的定时器、计数器、串行外围主设备等用户模块的配置,运用C语言,完成了对陀螺脉冲输出每5 ms一次的数据采集和存储,最终通过LCD对1 s数据进行实时显示.本系统同步实现了6路陀螺输出脉冲的计数,计数范围为0.1 Hz～2 MHz,误差小于1.0×10-4,满足了实际测试要求.     

快速分形图像压缩方法及其VLSI实现

针对分形编码技术解码迅速但编码时间较长的特点，提出了一种结合kohonen神经网络（KNN网）和多尺度分析的分形编码算法，并在此基础上给出了基于该方法的硬件实现方案．该方法可大大加速图像编码过程而使压缩率和图像质量仅有微小变化．实验结果显示，其压缩速度比全搜索算法提高了131倍．     

基于离散放电模型的双栅极空气计数器工作电压算法

基于双栅极空气计数器放电过程和脉冲形成过程,建立了离散化放电模型,指出总放电脉冲幅度是各电离自由程产生电子的贡献之和,并据此得出计数器工作电压与计数器几何参数、电路灵敏度及放电量之间的关系,提出了一种计数器工作电压的新算法,给出了优化措施。算例说明这种算法可以用于双栅极空气计数器的设计。     

自动垃圾回收指针模板类的设计与实现

针对传统指针模型所带来的内存使用上的不便性,设计了新的引用计数指针模型,并给出了引用使用规则.设计了通用的指针模板类,最后给出了测试和结果分析,证明此方法可以解决内存的自动管理问题.     

简易数字式车速表

为克服磁电式机械测速计存在指针抖动，测速精度偏低等缺陷，应用计数器在计数周期内采集的脉冲数，计算车辆行驶里程，同时计算车速．根据此设计思想，设计制作了同时具有数字显示和模拟指示且制作简单的数字式车速计，并介绍了利用原有软轴的制作方法及业余条件下的校准方法．给出了一个摩托车车速表的制作实例，并分析计算了该车速计的灵敏度、精度和分辨率，以验证测速准确可靠     

利用光子累计改善成像激光雷达的信噪比方法

介绍了采用光子计数探测的1064nm激光雷达系统。理论分析了光子计数探测技术和信噪比的改善，实验研究了改善信噪比的脉冲累计方法。实验给出了光子累计脉冲与信噪比之间的平方根关系，同时给出了不同距离下的探测结果，数据表明：当光子累计脉冲提高到原来的4倍时，信噪比达到平均1．89倍的增强。     

与8位微处理器系统连接的计数器IP核的设计

针对工业上对计数器的需求以及计数器扩展存在的问题,充分应用FPGA的并行处理功能,提出了一种模块内部串行处理,各模块间并行执行的计数器IP核的设计方法;设计了系统的电路结构,指令格式,并行处理模块电路和串行处理流程程序,研制的计数器IP核为具有多达14个16位或6个32位的计数器,能够自动重新装载计数参数,选择计数输入脉冲滤波参数等功能.经仿真验证了研制的计数器IP核功能的正确性.