基于SL811的USB主机系统的设计

系统采用USB主/从控制器SL811作为USB主机、遵守适用于USB大容量存储设备的USB Bulk_Only传输协议和UFI命令集,支持FAT16和FAT32文件系统,实现了在系统中用普通U盘进行数据的存储,使系统可以方便的运用在需要与计算机进行交互的数据采集系统中。本文详细论述了USB主机系统部分硬件和软件的设计。     

USB/EPP转接系统的硬件设计与实现

设计并实现了一个USB/EPP转接系统,给出其硬件设计方案并讨论了相关技术细节,使其实现USB接口到EPP接口的相互数据转发。使仅具有EPP接口的传统仪器设备借助于USB/EPP转接系统拥有USB总线所提供的即插即用和设备插架特性,方便其通过USB接口灵活接入同时拥有多个外设的计算机主机系统。     

USB/EPP转接系统的硬件设计与实现

设计并实现了一个USB/EPP转接系统,给出其硬件设计方案并讨论了相关技术细节,使其实现USB接口到EPP接口的相互数据转发.使仅具有EPP接口的传统仪器设备借助于USB/EPP转接系统拥有USB总线所提供的即插即用和设备插架特性,方便其通过USB接口灵活接入同时拥有多个外设的计算机主机系统.     

基于SL811HS的数据采集系统的USB主从机双角色设计

介绍USB在数据采集系统中的应用，基于当前USB数据采集系统的一些不足，提出一种同时实现USB主机和设备双角色（DRD）的方案。详细讲述了利用C8051F020和USB双角色器件SL811HS设计USB主机／设备接口，重点分析了如何实现主机／设备模式的转换的方法，并给出了硬件的关键电路和软件结构。     

基于FPGA的USB3.0通信架构设计与实现

针对USB设备与主机通信存在的带宽瓶颈问题,设计一款基于USB3.0协议的高速通信架构,为嵌入式设备与PC之间的USB数据高速通信提供一种可选方案。本设计采用Cypress的EZ-USB FX3芯片作为USB的外设控制器,以FPGA作为整个硬件系统的主控芯片,通过对FPGA硬件系统进行设计,对设备固件进行设计与调优,该架构支持USB 2.0/3.0接口自适应,能够实现主机、国产嵌入式CPU、SRAM之间的两两可变帧长通信,硬件传输速度达到360 MB/s,数据连续传输速度达到148 MB/s。     

USB-HOST实时数据采集嵌入式模块的实现

USB是一种得到了广泛应用的新型总线,被数据采集和仪器设备大量采用.文章描述了一种基于嵌入式USB主机的实时数据采集嵌入式模块,该系统由嵌入式USB主机控制器采实现数据存储,使仪器可以脱离PC独立运行和将数据存储在移动USB设备中,扩大了该设备的使用范围.     

嵌入式USB主机文件系统下的实时数据存储

随着移动数据存储的发展,嵌入式USB主机系统得到了广泛应用,因此在一些嵌入式USB主机系统中实现文件系统显得非常必要和关键.首先分析FAT16文件系统的结构原理和基于USB主机接口的嵌入式文件系统的层次化设计方法,并在此基础上分别按层次对文件系统的实现提出了一些优化方法,这些优化方法明显提高了文件系统的实现效率和性能,以满足实时性要求高的一些数据采集的应用场合.     

基于USB的CAN总线数据采集的大容量存储

介绍了在CAN总线数据采集系统中应用U盘作为采集数据的移动存储器的方案.该方案基于USB主/从控制芯片CH375A,在单片机的控制下,实现了CAN总线数据采集系统中嵌入USB主机,从而完成把各节点采集的数据存入U盘,取代了现场数据采集系统必须有一台计算机的模式.     

基于ISP1161的USB主机系统的设计

根据数据采集的实时性要求,并针对要将现场采集的数据存储到U盘的情况,文章提出了一种基于ISP1161的USB主机系统的设计方案,详细介绍了系统硬件及软件设计。该方案通过对USB芯片ISP1161的操作、DSP芯片TMS320F2812与USB芯片ISP1161的硬件连接及USB数据传输系统的软件设计,实现了USB传输和存储数据的功能,并在U盘里完成了FAT32文件系统的构建。实验结果表明,基于ISP1161的USB主机系统性能可靠,可以根据需要对U盘正确、高效地读写,满足数据采集的实时性要求。     

USB OTG设备互联方案的设计与实现

针对实现嵌入式USB主机互联的需求,提出了以PDIUSBD 12为USB控制芯片的USB On—The—Go（USB OTG）设备解决方案。通过分析芯片驱动、控制单元数据交换程序设计,建立PC—PC USB接口连接器,为USB主机间提供对等功能的USB设备接口,通过统一的数据缓冲区,实现了两台USB主机不借助于USB集线器的互联方案。     

基于ADS8364与USB接口的高速数据采集系统

本文介绍了高速数据采集系统的设计,该设计根据高速A/D转换器ADS8364的时序,采用FPGA硬件直接控制高速A/D转换器的数据转换和输出,并在单片机AT89S52的控制下,将转换数据通过专用USB接口模块PDIUSBD12,传送给上位PC机,文中详细叙述了ADS8364和USB接口模块的运用模式和具体硬件连接方式,介绍了系统的信号流程,以及主要软件模块设计。     

基于USB2.0接口的指纹识别系统设计

提出了一种基于USB2．0接口的指纹识别系统的设计思路,给出了系统的设计方案,并详细介绍了利用TI公司的TMS320VC54X系列DSP芯片对指纹采集芯片MBF200采集到的指纹图像数据进行图像预处理后,再通过USB2．0接口将数据传输到主机中进行显示和指纹识别的具体实现过程;该系统可靠性高,指纹图像预处理效果好,采用USB2．0接口与主机通信,数据传输速率高,大大拓宽了指纹识别系统的应用。     

基于USB 3.0的高速数据传输接口设计

针对在高速数据采集过程中,需要向计算机实时传输大量数据,通过对各种传输方式的研究分析,提出了采用USB 3.0传输方式进行数据传输,设计了基于USB 3.0的高速数据传输接口,接口实现的关键技术之一是稳定数据传输的速度。通过对各种USB 3.0芯片分析,采用了FTDI公司生产的FT601芯片,根据相应的数据手册,完成对FT601芯片的外围电路,采用可编程逻辑门阵列(FPGA)作为USB 3.0传输控制器。使用Verilog语言对FPGA内部进行编程,实现使用先进先出(FIFO)方式对数据进行缓存,控制FT601芯片完成与上位机之间的数据交换,并进行测试。测试结果表明,接口能在进行相应配置后,以平均350MB/s的速率传输数据,保证了数据传输速度的稳定性和数据的完整性。     

基于FPGA的USB接口数据采集系统设计

介绍了一种高速实时数据采集系统的设计.该系统以FPGA作为逻辑控制的核心,以USB2.0作为与上位机数据传输的接口,能同时支持单端16路和差分8路模拟信号输入,最大采样率为200kHz,12位的转换精度.描述了系统的主要组成和FPGA模块化设计的实现方法,并给出了其核心模块的时序仿真波形图.     

基于USB2．0总线的高速数据采集系统设计

结合当前电荷耦合器件（CCD）信号高速采集面临的问题和USB总线的突出优点,采用USB2．0接口芯片EZ—USBFX2系列CY7C68013A作为USB控制器,复杂可编程逻辑器件（CPLD）EPM7128S为控制核心,外接高速先进先出（FIFO）存储器及16位高速A／D转换模块,设计实现了一个高速数据采集系统。详细介绍了硬件、软件设计。与传统设计相比,该系统具有采集速度快、采样精度高等特点。     

用于虚拟仪器的USB2·0接口高速数据采集卡的设计

提出了一种用于虚拟仪器的USB2.0接口高速数据采集卡的设计。针对USB2.0高速模式实现难的问题,分析了高速数据路径上的所有瓶颈及其解决方法,提出了系统的同步设计方法。选择ADS5232作为高速A/D芯片,CY7C68013作为USB2.0接口芯片,充分利用了该芯片提供的高速模式、自动工作模式和Slave FIFO端口模式,使用FPGA作为所有模块的控制器,CPU不参与数据处理,只用于寄存器初始化,从而实现高速采样和高速传输。软件部份分析了固件程序,驱动程序和主机应用程序的功能特性以及采集卡和Labview开发工具的接口问题。硬件测试的USB2.0接口的净荷平均速率达到149.6 Mbps,表明高速模式的采集卡是可以实现的。     

USB2.0 Hub 事务转换器的工作机理

USB通用串行总线是新一代标准接口总线，与USB1．0版本不同，USB2．0不仅支持低速（1.5Mbps)和全速（12Mbps)外部设备，还支持高速（480Mbps)外部设备。为了将全／低速设备对高速设备可用带宽的影响减到最小，USB2．0提供了一种机制，该机制支持在Hub连接的是全／低速设备的情况下，主控制器与Hub之间以高速传输所有设备的数据。     

基于USB2.0的高分辨率动态数据采集系统设计

介绍了基于USB2.0总线的高分辨率动态数据采集系统的开发过程,着重阐述了其硬件电路与固件程序的设计。传输接口的主控制器为P89C61X2单片机,实现USB协议及传输接口的控制;USB接口芯片采用ISP1581,其支持DMA传输功能,保证了单片机环境下高速数据交换所必需的高吞吐率。     

一种USB接口功率任意波发生器设计

为了缩短井下短距离无线传输发射机的研发时间,没有采用常规的使用商用任意波发生器的技术路线。专门设计了一种功率任意波发生器,上位机通过USB接口下载波形数据文件,信号发生器可以输出高达6W的信号。为了实现该设计,使用专用USB-SPI桥接芯片完成上位机与高集成度模拟前端芯片的USB接口通讯。由于上位机的非实时操作系统不能产生稳定、高速的指令发送,使用同步FIFO来存储并回放SPI总线上的信号,解决了SPI通讯速率的匹配问题,增强了输出更新频率的稳定性。该功率任意波发生器可以输出6W、10位精度,500 kSa/s采样频率的任意波形,具有512 k采样深度,满足井下SDR发射机设计需求。其模拟前端电路与井下发射机完全相同,实现了一次性硬件开发验证,缩短了研发时间。