可重定向的周期精确模拟器生成环境研究

针对嵌入式系统设计对模拟器生成环境可重定向性的要求,以及当今大多数生成环境多为功能级,而不支持周期级模拟的现状,本文提出了一个可重定向的周期精确模拟器的自动生成环境.通过体系结构描述语言xpADL对目标体系结构的组成和周期级行为进行描述,利用生成器和构件库完成了模拟器的生成.其中,xpADL的描述构架、生成器的分析机制和构件库中控制模拟框架的应用,使得与现有的生成环境相比,此环境在指令的周期级行为、流水线组织和流水化部件的模拟能力等方面均具有优势.实验部分完成了PISA和StrongARM两种体系结构的周期级模拟,并进行了针对加解密应用的流水线结构设计空间搜索的研究,证明了该环境的可重定向性和有效性.     

系统级体系结构仿真器的研究与实现

系统级体系结构仿真器是可以作为一个虚拟目标机器运行的软件系统 ,它可以实现对单 (多 )处理器、内存系统、Cache和外部设备等子系统的功能模拟 .在体系结构设计和操作系统开发等工程中 ,体系结构仿真器有着广泛的应用 .本文介绍了一个基于 MISC CPU和 SPARC体系结构的系统级仿真器 FMCS     

基于MADL语言的时钟精确级仿真器生成

随着处理器设计复杂度的增加,设计前期在系统级别进行规划对芯片各方面性能的影响日趋增加.由于系统级设计中需要时钟精确级仿真器(CAS)进行设计空间探索(DSE),获得芯片各方面性能,从而帮助确定设计方案,因此快速生成CAS成为芯片设计成败的关键.文中提出了利用MADL语言构建设计空间探索平台的方法,具体探讨了CAS生成的方法,并设计和实现了基于ARM7处理器的CAS.实践证明,利用MADL生成CAS,代码生成效率大大提高,且性能更加优良,能精确地模拟出指令在每个时钟周期里在流水线上流动的情况,完全适合在芯片设计初期的DSE工作.     

系统级体结构仿真器的研究与实现

系统级体系结构仿真器是可以作为一个虚拟目标机器运行的软件系统，它可以实现对单（多）处理器、内存系统、Cache和外部设备等子系统的功能模拟，在体系结构设计和操作系统 开发等工程中，体系结构仿真器有着广泛的应用。本文介绍了一个基于MISC CPU和SPARC体系结构的系统仿真器FMCS。     

系统级体系结构仿真器的研究与实现

系统级体系结构仿真器是可以作为一个虚拟目标机器运行的软件系统,它可以实现对单（多）处理器、内存系统、Cache和外部设备等于系统的功能模拟。在体系结构设计和操作系统开发等工程,体系结构仿真器有着广泛的应用。本文介绍了一个基于MISC CPU和SPARC体系结构的系统级仿真器FMCS。     

基于二进制插桩的ASIP处理器指令集混合仿真方法

指令集仿真器在ASIP处理器硅前软件开发中发挥着重要的作用,但使用传统仿真方法的指令集仿真器仿真速度较慢.基于二进制插桩,提出了ASIP处理器指令集混合仿真方法,以混合仿真的方式,使基础指令直接运行在宿主机上,仅对扩展指令仿真,从而降低仿真开销,提升仿真速度.实验表明,采用此方法对主流高清音视频解码软件进行仿真的平均速度达到了1058.5MIPS,是采用当前先进的动态二进制翻译仿真方法仿真器速度的34.7倍.     

粗粒度可重构平台中循环自流水硬件实现

循环流水技术运用于粗粒度可重构体系结构可带来显著性能提升.循环控制、流水线同步和存储器有效利用是其中的关键问题.文中介绍了在粗粒度可重构体系结构LEAP上循环自主流水化的硬件实现.该方法基于支持循环迭代自动调度的控制部件、数据驱动ALU和可配置静态交换路由.利用动态调度循环中操作的优势,LEAP可发掘更高的程序并行度;分布式存储访问和高效数据重用则提高了带宽利用率.实验结果表明,相对于通用处理器,LEAP有13.08～535.65倍的性能提升.     

指令集仿真器的关键技术

为适应嵌入式系统开发中对指令集仿真器仿真速度的要求,提出一种改进的指令集仿真技术.该技术在现有的静态多核仿真器基础上引入指令预处理、动态译码缓存、多线程C函数生成和动态调度运行等技术,以实现对仿真器性能的优化.该技术已成功应用于中国科学院微电子所自主研发的IME-Diamond DSP处理器的多核指令集仿真器OPT-ISS中.实际应用程序测试结果表明,该技术在仿真速度提升方面有明显效果.     

专用指令集处理器(ASIP)行为级设计方法研究

由专用指令集处理器(ASIP)构成的片上系统(SoC)具有高效、灵活等优点。有效的ASIP行为级设计方法对于SoC设计具有重大意义。该文对ASIP行为级设计方法进行研究,提出了一种基于体系结构描述语言(ADL)的ASIP行为级设计方法,并介绍了基于该方法的可视化ASIP行为级设计平台xptools。     

基于SESC仿真器的存储预取器设计

仿真器是在宿主机上运行并能模拟目标体系结构机器行为的一种软件系统,它可以解释并执行目标体系结构机器上可执行的程序,同时可提供运行时的指令和事件相关记录,以及目标体系结构机器的性能统计参数。系统级体系结构仿真器是可以作为一个虚拟目标机器运行的软件系统,它可以实现对单(多)处理器、内存系统、Cache和外部设备等子系统的功能模拟。本文根据多核处理器结构特点,研究体系结构仿真器与测试程序的设计方法。利用体系结构仿真器,分析不同结构的多核处理器片外存储访问需求,讨论片外存储访问带宽对计算性能的影响问题。总结出多核系统片外存储器访问的机制与需求,以及片外访存与程序特征的关系。     

面向专用指令集处理器设计的软硬件协同验证

为提高专用指令集处理器设计中的验证效率和覆盖率,将专用指令集处理器的寄存器传输级设计验证与汇编器、指令集模拟器等软件开发工具的测试相结合,提出一种软硬件协同验证方法。该方法按照覆盖率要求由软件自动产生测试程序和数据,将利用汇编器产生的机器指令输入到指令集模拟器和硬件仿真工具分别进行软硬件仿真,通过软硬件仿真结果自动比对得出联合验证结果。实践证明,该方法能够有效提高验证效率和覆盖率,缩短验证周期。     

面向特定应用的指令集自动扩展

面向应用扩展指令集是面向特定应用处理器设计过程的一个重要环节,这一工作的自动实现对于缩短产品开发周期具有非常重要的意义。现有的技术未能实现该过程的完全自 动化,而且在选择指令时并没有全面考虑指令对处理器面积和功耗的影响。本文设计并实现了一个面向特定应用的指令集自动扩展系统,该系统不仅可以根据应用特征自动扩展
新指令,而且可以自动完成编译器的修改。模拟结果显示,扩展的新指令能够在保持功耗、面积基本不变的前提下,带来4.7%～16.7%的性能提升。     

基于Petri网的ASIP体系结构形式化建模方法研究

根据SOC（System on chip）的软硬件协同设计的需求．针对ASIP体系结构空间搜索（DSE，Design Space Exploration）问题，考虑复杂的流水线结构，提出了一种扩展的时序Petri网模型——PNP模型，该模型可以以简洁直观的形式精确有效地描述目标体系结构．文中给出了PNP模型的确切定义，并通过对一个流水化的体系结构进行形式化建模的实例展示了该模型的有效性．     

面向专用处理器指令集设计的应用特征分析方法研究与实现

专用处理器的指令集设计是专用处理器设计中的关键问题。SoC专用处理器指令集设计有其特殊的程序特征分析需求,迫切需要面向专用指令集设计的程序特征分析工具支持,但当前能够完全支持专用指令集设计的特征分析工具比较少,设计人员仍需人工或同时调用多种分析工具才能来获取所需特征信息,且效率低、结果不够直观,无法迅速有效地对专用指令集设计提供有效的数据支持。本文面向专用处理器指令集设计,研究并实现了一种基于程序中间表示的应用特征自动分析方法,以可视化的方式得到了程序的控制关系特征、计算特征、操作数据特征和核心运算等特征。该工具不仅可支持专用指令集设计,对于SoC编译优化、任务分配等也可以提供简明直观的辅助支持,具有一定通用性,同时提供图形化的结果显示与友好的人机界面,使用简明方便。     

基于TTA的嵌入式ASIP设计

在嵌入式微处理器设计中,采用ASIP（application specific instruction processor）处理器设计方法,可以在满足功能和性能要求的同时,缩短嵌入式微处理器产品的研制时间．当前ASIP处理器设计方法还面临着许多问题,如体系结构优化、软件代码的可重定向编译等,这些都阻碍了ASIP处理器设计方法的广泛应用．因此,提出了一种基于传输触发体系结构（transport triggered architecture,TTA）的嵌入式ASIP设计方法,对其设计关键技术进行了详细的讨论,并通过两个目标应用的ASIP微处理器设计实例说明了该方法可以有效解决上述问题,快速开发出满足目标应用程序要求的嵌入式处理器。     

基于ESL方法的DSP微处理器行为模型设计

结合ESL中事务建模的方法,提出一种DSP微处理器周期精确的行为模型的建立方法。该模型描述DSP处理器设计中内部各子模块的功能划分、流水线的组织及指令的周期行为等关键问题。借助ESL仿真工具,用户可以方便地观察到处理器模型的内部操作,简化了对设计的理解,为逻辑设计和功能验证提供了参考依据,加快了处理器设计与验证的进程。     

一种基于ASIP方法的互连IP节点设计

在研究多种互连IP节点功能的基础上,提出使用专用指令集处理器(ASIP)方法设计互连IP节点的基本功能集合,使得设计者可以实现对互连IP节点基本功能的复用,并添加定制设计以满足具体应用对互连IP节点的特定要求。ASIP方法允许设计者以编程的方式灵活地实现互连策略。DTV系统中一种互连IP节点的电路设计、仿真与综合结果验证了该设计的有效性。     

密码处理ASIP中的置换加速

密码处理ASIP是针对密码算法处理的专用微处理器体系结构,结构设计的重点是怎样良好地匹配算法要素和算法结构.置换是对称密码算法中重要的编码环节,在密码处理ASIP结构下加速置换要尽量减少使用非共用硬件,开发处理并行性,适应各种位宽置换的处理要求.通过对分组算法置换特性的深入分析,在提出的密码处理ASIP结构下,构造了加速置换操作的部件结构和互连结构,设计了专用的指令,给出了性能和实现结果,证明置换加速机制高效、低代价、通用性强.     

众核处理器的共享一级指令缓存研究

众核处理器设计在芯片面积上受到了巨大挑战,如何将有限的芯片面积投入到运算能力中,是众核处理器体系结构研究的热点。聚焦众核处理器的指令缓存结构设计,研究通过在多核核心之间共享一级指令缓存,以获取指令系统及处理器流水线性能的提升。给出了共享指令缓存的结构设计,对该结构进行了节拍级精确的性能模拟,并通过RTL级代码的综合得到了面积开销和时序指标。测试结果表明,共享指令缓存可以降低11%~27%的缓存脱靶率,提升4%~7%的流水线性能。