FPGA在高速实时信号采集系统中的应用

高速实时信号采集系统是由高性能ADC、FPGA和QDRⅡSRAM等组成。其中高性能ADC实现模数转换,FPGA与QDRⅡSRAM实现ADC信号的接收、数据重组、存储和传输。重点讲述了FPGA如何接收采样率为2 GS/s的高速ADC数据并保持一定的时序裕量,并通过分析FPGA中资源占用情况可以看到FPGA在高速实时信号采集系统中具有很大的优势。     

基于双处理器和双口SRAM的高速图形LED屏

介绍了一种基于双处理器和双口SRAM的高速图形LED屏的硬件和软件。该系统采用两片单片机分别负责显示扫描和图形变换 ,两者通过双口SRAM连接 ,实现高速图形显示     

基于FPGA的ZBT SRAM接口控制器的设计

Zero Bus Turnaround(ZBT)SRAM是一种高速存储器,根据其操作接口的时序要求,本文介绍了一种基于Altera Stratix和Stratix GX FPGA的ZBTSRAM接口控制器,在文中详细介绍了ZBT SRAM的接口时序和fTPGA接口控制器的结构以及对ZBT SRAM的读写操作过程。     

基于双处理器和双口SRAM的高速图形LED屏

介绍了一种基于双处理器和双口SRAM的高速图形LED屏的硬件和软件。该系统采用两片单片机分别负责显示扫描和图形变换，两者通过双口SRAM连接，实现高速图形显示。     

Kinetis平台FlexBus总线扩展的存储空间系统设计

针对嵌入式微控制器内部自带RAM资源的不足,本文介绍了一种扩展外部SRAM数据存储空间的设计方案.系统采用飞思卡尔Kinetis平台的K60系列MCU,外部SRAM选择ISSI公司的IS61WV102416BLL高速CMOS存储芯片.并自行设计了一款低成本的高速反相器,通过Kinetis平台自带的FlexBus总线模块实现外部SRAM数据存储空间的内存映射,满足了一般高端嵌入式产品需求.     

基于单片机的高速数字"黑匣子"设计

介绍了一种基于AT89C52单片机的高速数字“黑匣子”系统;该系统可对模拟信号进行高速实时采样,利用8255芯片进行总线扩展实现了大容量非易失SRAM的寻址,软件控制串口实现SRAM与PC机的数据传输;实际工作中有采样速度快、采样精度高;操作方便等优点。     

FPGA中QDRII+SRAM FIFO接口设计

为了实现模块化设计,缩短FPGA的开发周期,提出了基于Xilinx Virtex-7 FPGA的QDRⅡ+ SRAMFIFO接口设计方案.借鉴标准FIFO的设计思想,结合QDRⅡ+SRAM控制器的特点,设计基于QDRⅡ+ SRAM控制器的FIFO接口.通过原型机测试,验证了该接口不仅具有标准FIFO的功能,而且具有存储空间大等优势.     

ADμC812单片机在多通道采集系统中的应用

采用ADμC812单片机内所含的高性能自校准多通道A／D转换器和双端口SRAM－IDT7007J进行多通道模拟数据采集,主机经ISA总线读取双端口SRAM中的数据,实现了高速数据采集。     

基于CPLD与单片机的高速数据采集系统

本文针对新型匝间耐压测试仪中需要高速采集数据的问题提出了一种结合CPLD与单片机的高速数据采集系统设计方案.CPLD产生A/D芯片的控制时序以及SRAM的读写控制时序,单片机输出给CPLD控制A/D转换的启动信号,并通过CPLD读取SRAM中的采样数据该系统具有较好的可移植性.     

问与答

21.问:高速非易失性SRAM有哪些品种? 答:非易失性静态随机存取存储器NVSRAM(Nonvolatile SRAM)家族大致有以下3种: ①内部埋藏有锂电池的NVSRAM:这种存储器就是在普通CMOS低功耗SRAM的基础之上,封装时把锂电池埋藏在内部,构成模块式封装形式。产品型号有DS1220、DS125、DS1230、DS1245、DS1250、M48Z35等。     

一种基于基准电压的高速IO

本论文提出一种通过基准电压来减小延时的IO 设计方法,设计出具高速特性的IO 模块,从而满足高速 SRAM产品的使用需求。该模块主要的设计思路为：通过基准电压提供一个中间态电压,通过中间态电压快速响应,减小IO 的延时。通过HSPICE仿真表明,这款电路能满足200Mhz SRAM 需求,并通过流片,验证此结构是可行的。     

用于单片机系统的VGA显示驱动电路

一种可以用单片机驱动的VGA高性能显示电路;采用CPLD设计逻辑电路,控制两片作为显存的SRAM;以16位并行总线高速写入像素数据,经过缓存之后再保存到显存;并行总线不但支持单片机无条件高速写入,而且可以用DMA快速更新任意矩形窗口;具有刷新速度快的特点,并且用两片SRAM分别作为前景页和背景页,可以全屏快速切换刷新。     

高速数据采集系统的传输接口

本文主要介绍DMA、FIFO、双口SRAM 以及智能传输四种高速数据采集系统传输接口的设计方法。     

平台式FPGA中可重构存储器模块的设计

可重构静态存储器(SRAM)模块是场可编程门阵列(FPGA)的重要组成部分,它必须尽量满足用户不同的需要,所以要有良好的可重构性能.本文设计了一款深亚微米工艺下的16-kb的高速,低功耗双端口可重构SRAM.它可以重构成16Kx1,8Kx2,4Kx4,2Kx8,1Kx16和512x32六种不同的工作模式.基于不同的配置选择,此SRAM可以配置为双端口SRAM,单端口SRAM,ROM,FIFO,大的查找表或移位寄存器,本文完整介绍了该SRAM的设计方法,重点介绍了一种新颖的存储单元电路结构:三端口存储单元,以及用于实现可重构功能的电路的设计方法.     

一种高速TLB的设计与实现

为了加快微处理器中线性地址向物理地址转换的速度,提出了一种高速TLB结构。结构采用全定制的CAM阵列和SRAM阵列,并根据CAM和SRAM单元的输出特点设计了精巧的读出放大逻辑,有效提高了TLB的读出速度。经流片测试,表明设计正确可靠,能够保证地址转换延时在1 ns左右。     

80386DRAM存贮体的设计

一、前言80386 32位微处理器可与静态 RAM(SRAM)、动态 RAM(DRAM)和高速缓冲存贮系统进行接口。由于 DRAM 存贮器在访问和周期刷新之间需要预充时间,所以 DRAM 存贮器的数据传送速度往往要低于 SRAM 存贮器。然而 DRAM 存贮器具有以低价格构成大容量存贮系统的特点,因而得到了广泛的应用。     

基于FPGA和USB接口的多通道导航信号采集系统设计

针对无线电导航系统中多通道信号处理需求,设计了一种基于FPGA和USB接口的低成本、快速、和高可靠性的多通道数据采集系统;详细介绍了系统结构以及FPGA控制SRAM芯片实现数据缓存的关键技术,运用FPGA内部的硬件调试工具(SignalTapⅡ)验证了系统数据传输的可靠性能;系统可靠传输速度可达20Mbytes/s,可广泛用于多路、高速信号采集场合,已投入到实际应用。     

NanoTime在65nm 高速SRAM IP 设计中的应用

随着集成电路制造工艺发展到90nm以下,纳米级效应对时序的影响越来越显著。对于全定制数字电路,精确 评估内部信号完整性（SI）尤为重要。高速SRAM IP 采用65nm工艺全定制设计,我们选择Synopsys 公司的NanoTime 来分析 信号完整性。本文详细介绍了NanoTime静态时序分析、SI 分析、时序模型提取在SRAM IP设计中的应用。     

CPLD在LED网络控制器中的应用

提出了一种基于CPLD和专用网络芯片的高速网络控制器的设计方法,并且在LED屏控制中实现.采用具有TOE的AX11015芯片实现网络的高速传输,CPLD和SRAM实现数据的高速采集、高速存储和高速处理.实验测试表明:该控制器性能稳定,性价比高,满足系统的设计要求.是一种实现高带宽视频LED屏控制的有效方法.     

基于DSP与PCI的视频采集卡设计与实现

设计了一种基于DSP和PCI的视频采集卡,以MPEG-4作为视频压缩编码,很好地解决了视频采集对实时性传输的要求;在系统硬件中采用SAA7113 H视频转换芯片,把采集的视频图像转化为数字信号,然后存入两块高速SRAM;同时由CPLD负责控制切换高速双SRAM,以便交替存储视频图像数据;然后用DSP TMS320VC5502作为视频图像处理器,完成对采集视频图像的MPEG-4压缩编码,并且在CPLD控制下将压缩完的数据通过PLX9054接口芯片传输到PC机总线;在系统的软件设计中采用了MPEG-4视频压缩编码算法;最后通过对系统的功能测试和稳定性测试,确保系统设计目标的实现;测试结果表明,系统各项功能和性能指标均符合设计要求。