基于可靠性的LDPC码软判决解码算法的研究

描述Gallager提出的LDPC码的第一解码方案，在此基础上提出基于可靠性的软判决解码算法。软判决算法充分考虑了接收符号的可靠性信息。为了防止相同位的重复翻转，算法中引入了“禁翻”(taboo)功能。为了快速搜索翻转位，对不满足的校验方程数采用最大投票数排队算法。这些措施的合理应用提高了基于校验和的位翻转解码算法的性能。     

基于平均余弦符合度下的本原BCH码盲识别

为克服现有BCH码识别算法在低信噪比下适应性差的缺点,提出了一种基于平均余弦符合度的识别算法.首先遍历可能的码长值以及m级本原多项式域,进行初始码根校验匹配,从而完成码长识别;然后在识别出码长前提下,遍历m级本原多项式下的GF(2m)域,其最强纠错能力的本原多项式即为GF(2m)域生成多项式;最后求取所有连续码根最小多...     

基于最小错误判决准则的LDPC码码长及码字起点识别

现有LDPC码开集识别算法以码长及码字起点为已知条件进行识别,这导致算法的实际应用受限,为了克服这一缺点,提出了一种基于最小错误判决准则的码长及码字起点识别算法.首先,根据码长及码字起点估计值对接收序列进行截取构造码字分析矩阵;然后,对分析矩阵进行高斯列消元并获取疑似校验向量,进一步基于最小错误判决准则筛选出LDPC码...     

利用软解调序列的LDPC码闭集识别方法

为实现对包括低密度奇偶校验(LDPC)码在内的一系列\"稀疏几何编码\"的识别,基于软解调序列,设计和实现了一种闭集集合应用背景下的识别方法。以校验约束关系作为切入点,首先回顾了基于硬解调序列的传统识别策略;接着分析和推导了软解调序列所应满足的校验约束形式;通过引入后验校验对数似然比(CLLR)这一统计量,最终设计了相应识别算法。在事先给定先验编码集合的闭集应用模式下,仿真结果显示,算法明显占优,识别增益在低信噪比环境下可达2~6 d B。     

LDPC码全并行译码器的设计与实现

本论文用可编程逻辑器件(FPGA)实现了一种低密度奇偶校验码(LDPC)的编译码算法.采用基于Q矩阵LDPC码构造方法,设计了具有线性复杂度的编码器. 基于软判决译码规则,采用全并行译码结构实现了码率为1/2、码长为40比特的准规则LDPC码译码器,并且通过了仿真测试.该译码器复杂度与码长成线性关系,与Turbo码相比更易于硬件实现,并能达到更高的传输速率.     

全相位单通道混合LDPC码识别安全跟踪算法

LDPC码识别和安全跟踪是自适应调制编码技术研究的核心。在此提出一种基于全相位单通道混合的LDPC码识别安全跟踪算法,构建LDPC码识别模型,设计全相位单通道混合编码技术。采用相空间重构技术对LDPC码进行多维空间向量重组,通过信宿译码降低加密信息的带宽占用率,同时减小了对编码向量分配的限制,通过全相位单通道混合补偿,降低码间干扰,提高LDPC码识别能力。仿真实验表明,该算法具有较好的LDPC码输出空间增益响应,提高了LDPC码的识别安全跟踪性能,输出误差较小,误码率较低,在自适应调制编码通信等领域具有较高的应用价值。     

LDPC码的软判决译码和量化译码方案

低密度校验码是一种能逼近Shannon容量限的渐进好码,在长码时其性能甚至超过了Turbo码,其译码采用了具有线性复杂度的和积算法,复杂度大大低于Turbo码,并且几乎所有错误都是可检的.这里着重介绍LDPC码软判决译码的基本思想,以及LDPC码的量化译码方案,提出了一种高效的量化译码实现方案.由于低密度校验码具有诸多优点,它在信息可靠传输中的良好应用前景已经引起世界各国学术界和IT业界的高度重视,成为当今信道编码领域最受瞩目的研究热点之一.     

基于稀疏校验的DVB-S2标准LDPC码快速识别

针对DVB-S2（Digital Video Broadcasting-Satellite 2）标准低密度奇偶校验（LDPC）码的识别问题,提出了基于稀疏校验的快速识别方法。基于LDPC码编码矩阵的稀疏性,只有少量校验位和信息位有校验关系,因此只需要对少量的信息位进行校验即可。遍历不同的生成矩阵,并对多个码字的校验结果进行累积,通过对其校验累积量的分布特点实现不同码率LDPC码的识别。由于只采用了很少的信息位进行校验,因此算法计算量小,同时可以有效减少误码带来的影响。仿真结果表明所提算法有效且可以适应15%以上的误码,完全可以满足实际系统对LDPC码的检测需求。     

基于校验和的LDPC码硬判决解码算法的研究

本文首先介绍哥拉格(Gallager)提出的低密度奇偶校验码(LDPC,Low-Density Parity-Check codes),接着描述哥拉格的校验树(Parity-Check tree)和第一译码方案,在此基础上提出一种基于校验和的位翻转硬判决译码方案,并为该译码方案设计了两种可实施的译码算法。     

基于CCSDS(8176,7154)LDPC码的缩短码性能研究

文章从单奇偶检验码的最大后验概率译码出发推导了LDPC码的消息传递机制。并基于此介绍了LDPC码的分层置信传播译码算法。然后结合工程实现给出了三种不同的缩短码实现方案,并通过仿真验证了三种缩短方案的有效性。最后在头部缩短方案的基础上搭建了基于FPGA的高速数传系统,中频环路上进行误码率性能测试表明头部缩短方案在复杂度和性能上有比较好的折中,误码率与理论值相差小于1.5d B。     

利用最大偏差比的LDPC码识别算法

随着自适应调制编码技术（简称AMC）的广泛应用,信道编码识别技术已经引起研究人员越来越多的关注。本文提出了一种在AMC技术中基于最大偏差比的LDPC码识别算法。文章首先利用随着自适应调制编码技术（AMC）和低密度奇偶校验码（LDPC）的广泛应用,AMC框架下的LDPC码识别技术已引起研究人员越来越多的关注。已有的识别算法存在识别性能不足的问题,为此,本文提出了一种AMC框架下基于最大偏差比的LDPC码识别算法。文章首先利用软判决接收序列定义了编码校验关系的对数似然比（PLLR）,并对其模值的概率分布函数进行了分析;然后,利用不同校验矩阵下,校验关系对数似然比统计特性的差异,提出了一种可兼顾PLLR均值和方差特征的最大偏差比判决器。仿真结果表明,在AMC框架下,本文识别算法能够有效地完成对LDPC码的识别,且在低信噪比条件下仍能获得较好的识别结果,特别地,针对高码率LDPC码识别问题时,新算法性能优于已有算法。      

一种基于 MDS-卷积码的LDPC码构造方法

近年来,结构化低密度奇偶校验(LDPC)码的构造方法受到了广泛地关注.本文提出了一种利用最大距离分割(MDS)编码构造结构化LDPC码的思路.该思路将基于两个信息符号的RS码构造LDPC码的方法扩展至适用于所有的MDS码.本文以具有MDS特性的卷积码为例详细描述该构造方法的细节,并构造了码长从255比特到4095比特的高码率LDPC码.由于卷积码的MDS定义不同于线性分组码,因此本文给出了一种对卷积码截短的方法及其必要的证明.仿真结果表明,本文构造MDS-Conv-LDPC码的性能优于随机构造的LDPC码.     

LDPC Codes Based on Serially Concatenated Multiple Parity-Check Codes

This letter proposes a new class of serially concatenated codes that can be viewed as Low-Density Parity- Check (LDPC) codes. They are derived from Multiple Serially Concatenated Single Parity-Check (M-SC-SPC) codes, but they use different components, that we call Multiple Parity-Check (MPC) codes. In comparison with M-SC-SPC codes, the new scheme achieves better performance with similar complexity. The proposed codes can represent an alternative to the well-known family of Repeat Accumulate (RA) codes, being based on the same principles.     

LDPC Codes Based on Latin Squares: Cycle Structure, Stopping Set, and Trapping Set Analysis

It is well known that certain combinatorial structures in the Tanner graph of a low-density parity-check (LDPC) code exhibit a strong influence on its performance under iterative decoding. These structures include cycles, stopping/trapping sets, and parameters such as the diameter of the code. In general, it is very hard to find a complete characterization of such configurations in an arbitrary code, and even harder to understand the intricate relationships that exist between these entities. It is, therefore, of interest to identify a simple setting in which all the described combinatorial structures can be enumerated and studied within a joint framework. One such setting is developed in this paper, for the purpose of analyzing the distribution of short cycles and the structure of stopping and trapping sets in Tanner graphs of LDPC codes based on idempotent and symmetric Latin squares. The parity-check matrices of LDPC codes based on Latin squares have a special form that allows for connecting combinatorial parameters of the codes with the number of certain subrectangles in the Latin squares. Subrectangles of interest can be easily identified, and in certain instances, completely enumerated. This study can be extended in several different directions, one of which is concerned with modifying the code design process in order to eliminate or reduce the number of configurations bearing a negative influence on the performance of the code. Another application of the results includes determining to which extent a configuration governs the behavior of the bit-error rate curve in the waterfall and error-floor regions     

基于DTMB中LDPC码与BCH码的乘积码构造

中国地面数字电视传输(DTMB)标准中的级联码能够有效降低低密度奇偶校验(Low-Density Parity-Check,LDPC)码的误码平层以获得极低的误比特率。基于DTMB标准中LDPC码与BCH码提出了一种性能优越的乘积码构造方案。构造的乘积码不仅性能优于级联码而且编译码复杂度与级联码相当,代价是较大的译码延时与较大的存储量。仿真结果表明,在码率相同且误比特率为1×10-7时,与级联码相比,构造的码长最长的乘积码可获得约0.12 dB的编码增益。     

LDPC码快速编码器的DSP设计与实现

对CCSDS131.1-0-2(Experimental Specification)中提出的一类准循环LDPC删余码进行研究,分析了该类码的特点,并仿真了其性能;结合其特点,对编码中的"贪婪算法"进行一定的改进,设计了快速编码算法.通过对TMS320C6416DSP平台的功能与运算技巧的结合,对编码算法代码进行合理优...     

一种高效的LDPC编码器的DSP设计与实现

目前,大多数LDPC编码器采用的是FPGA实现,文中根据Richarson和Unbanke提出的有效编码算法,具体分析了基于该算法的编码器在DSPs上的设计思路,并联合考虑校验矩阵的存储与运算,给出一种高效的存储方式和矩阵向量乘法的计算方法.此外,结合DSPs的软件流水功能,对程序进行了优化,使实现编码所需的指令周期大幅减少,从而提高编码速率..     

基于LDPC码的单载波频域均衡系统

该文设计了一种联合判决-反馈均衡的单载波频域均衡(SC-FDE)系统,该系统用固定波形的短pn序列取代常规SC-FDE系统中的循环前缀(CP),并以多个短pn序列组成的长PN序列作信道训练从而解决快变信道的初始估计和跟踪问题。针对该系统,一种在时域内对接收的多个训练序列进行平均,然后提出了在频域对信道信息进行估计的信道训练算法,该算法与传统SC-FDE系统相比,其计算复杂度较低。另外,提出了一种增加纵向校验的LDPC码用于该系统中降低信噪比门限,提高系统的整体性能。仿真结果表明在多径衰落信道中,此系统可获得较为理想的结果。     

多层叠加LDPC码编码调制技术

 本文提出了一种多层叠加LDPC码编码调制系统.与传统的基于速率分配的多层编码调制技术相比,多层叠加编码调制系统具有很好的对称性和可扩展性.通过分析比较Turbo码译码算法与LDPC码的译码算法的复杂度,本文指出了多层叠加LDPC码编码调制系统具有译码简单,易于实现的优点.实验结果表明,多层叠加LDPC码编码调制系统可以在不牺牲带宽的同时获得较好的性能.     

一种基于DVB-S2标准的LDPC缩短码

提出一种基于DVB-S2标准的LDPC缩短码,该码直接采用DVB-S2标准LDPC码的校验矩阵参数和编码算法,所提出的基于DVB-S2标准的LDPC缩短码无4环,具有良好的误码率性能,适用于移动数字电视系统.