基于VHDL语言的嵌入式微处理器的设计

详细介绍了用VHDL语言设计可逻辑综合的32位嵌入武微处理器及其实现过程。微处理器指令系统构架采用MIPS结构,设计上使用结构化编程方法,将微处理器内核按照功能划分为不同的模块,采用VHDL语言设计每一个模块的内部功能和外围接口。所有的功能模块组合起来后,通过EDA工具进行微处理器内核的逻辑综合和功能仿真。最后,在可编程逻辑器件上实现完整的微处理器内核。     

32位微处理器的体系结构

本文根据体系结构的观点,讨论了32位微处理器的特点。它既引入了大型机及超级小型机体系结构的优点,又选用了哈佛、RISC及多微处理器等新型体系结构。因此,它具有较好的性能。     

32位微处理器总线接口部件的设计

由于微处理器和存储器两者之间速度的差异性，存储系统已经成为提高微处理器性能的一个瓶颈。同时，系统总线的开销在整个访存延迟中占有相当大的比重。因而，设计一个高效的总线接口对于提高微处理器的性能是非常重要的。文中在32位微处理器ARS03总线接口部件的设计中，使用Load／Store缓冲模型和流水、乱序执行的地址、数据总线等方法来提高其效率，采用M／M／1／K排队论模型确定了缓存队列的长度。实际应用程序仿真结果表明，总线接口的设计是高效的，去掉使用的优化方法会使ARS03的执行时间平均增加21．6％。     

北大推出自主知识产权的微处理器

继 1999年底研制出我国第一颗具有自主知识产权的嵌入式微处理器后,北京大学最近又成功研制出支持 32位和 16位两套指令系统的微处理器,并设计出操作系统和信息家电的原型。这标志着我国嵌入式微处理器的研制达到 90年代末国际水平。这套系统不仅具有较高的性能,而且功耗也很低,可满足高端消费类电子产品的需求,实现了基于“中国芯”的信息家电示范原型系统。 　　我国科学家将力争在 2～ 3年内,在智能 IC卡、嵌入式系统和系统芯片等领域开发出一系列具有市场竞争力的产品。 （ DS. 0102） 北大推出自主知识产权的微处理器…     

基于ARM9的次声采集与网络传输系统设计

为了解决次声网络的信号传输问题,开发了一种基于32位ARM系列的微处理器S3C2410X与串行A/ D转换器TLC2400,利用Linux操作系统内嵌的TCP/IP网络协议构成一个次声波采集与网络传输系统,并对系统的结构原理、主要外围接口和系统软件设计框架进行了详细说明.     

高性能64位微处理器

本文介绍了目前国际上已投入使用和正在研制的64位微处理器，分析了各自的性能特点，着重对Alpha处理器的设计思想，体系结构及实现技术进行了研究和分析，论述了64位微处理器对计算技术，多媒体处理及Internet服务的影响和作用。     

基于ARM的CS8900A网络电路设计及实现

以ARM的32位微处理器为研发平台,设计了CS8900A-CQ3以太网络接口控制电路.主要内容包括以太网接口原理、CS8900A接口硬件设计、软件调试过程.以解决问题、调试实现为主线,层层剖析了硬件设计及软件实现步骤.     

智能型塑壳低压断路器控制器硬件设计

该文介绍了一种以32位微处理器STM32F107VCT6为核心的智能型塑壳断路器控制器的硬件设计。阐述了自生电源、网络通信、电能检测、远程控制等主要功能模块电路的设计,并在PCB设计中进行了EMC分析。为了保证控制器的功能和可靠性要求,搭建了试验平台。经过试验和权威机构测试,验证了控制器设计的正确性和可靠性。     

32位桶式移位寄存器FPGA实现

桶式移位寄存器是CPU中常用的一个部件,在集成电路设计中通常用晶体管实现。随着FPGA的性能的提高和推广,许多用户开始用FPGA实现微处理器的功能,其中桶式移位寄存器的设计对系统的性能有较大的影响。本文提出了三种桶式32移位寄存器的设计和实现方法,给出了实现结果。     

32位双发射双流水线结构RISC微处理器设计

"龙腾R2"是西北工业大学自主研制的32位嵌入式RISC微处理器,与IBM公司的Power-PC750处理器pin-to-pin兼容。综合考虑面积、功耗、实时响应以及性能要求等因素,文章提出了一种应用于嵌入式处理器微架构设计的双发射双流水线结构。该结构的核心思想是在指令流水线前端处理阶段动态检测相邻指令的先后依赖关系,预先完成双发射判断。文中首先介绍了"龙腾R2"的微体系架构,然后重点讨论了基于双发射双流水结构的指令调度策略、相邻指令耦合关系、双发射下的相关处理以及精确异常考虑等。采用M ibench基准程序完成了性能评测,综合分析结果显示,该结构对算术计算类程序流加速明显,并且电路结构清晰,易于设计验证,同时发现优化存储系统结构是提升该处理器性能的关键。文章最后对"龙腾R2"的可测试性设计以及硅物理设计等关键技术进行了论述。"龙腾R2"已流片成功,整个处理器采用SMIC 180nm CMOS工艺,芯片面积5.9 mm×6.7 mm,核心频率266 MHz,CBGA360封装。     

培养学生工程实践能力的几点探索

本介绍了无锡职业技术学院高职教育实践教学改革的一些做法，并结合专业与实践教学的各个环节进行了说明。     

AltiVec指令集模拟器的建模和实现

指令集模拟器（ISS）是研究新处理器架构必不可少的方法,研究基于AltiVec指令集建立SystemC模型,提出利用底层虚拟机技术来实现AltiVec ISS.实验表明,该模式比目前实现ISS的几种方法,如解释型编译、静态型编译、动态翻译技术等性能更为优化,且具有一定的灵活性.     

智能机器人体系结构分类研究

智能机器人体系结构传统的分类方法已不能确切区分新涌现的各类体系结构．给出了智能机器人体系结构的定义并提出新的分类方法，依据智能机器人系统的智能、行为、信息、控制的时空分布模式沿着体系结构发展的时间线索归纳出7种典型的体系结构：分层递阶结构、包容结构、三层结构、自组织结构、分布式结构、进化控制结构和社会机器人结了构，并分析了各类体系结构的特色之处．给出的分类依据能够更全面细致地刻画智能机器人体系结构的特征，从而清晰地界定各类体系结构，这有助于智能机器人体系结构的分析与设计．     

以{2n-1,2n,2n+1}为基的余数系统2n高性能缩放

数值缩放(scaling)的高效VLSI实现是基于余数系统(RNS)的DSP系统的关键问题之一。该文提出了有符号余数系统数值缩放通用算法,并结合基为{2n-1,2n,2n+1}的余数系统特性提出了其优化的2nn缩放算法和VLSI实现结构,明确给出了在进行有符号RNS整数缩放时负数情况下所引入的修正常量计算方法。分析表明该方法较级联n个1bit缩放模块实现余数系统22n缩放具有更好的速度、面积和功耗特性,从而易于实现基于RNS的DSP系统。     

一种余数系统基扩展算法及VLSI实现

基扩展是余数系统(RNS)在数字信号处理(DSP)系统中应用的关键问题之一。该文提出了一种新型基扩展算法,实现基为{2n-1,2n,2n+1}的余数系统到基为{22n-1,22n,22n+1}的余数系统的动态范围扩展。给出其VLSI实现结构,并基于{2n-1,2n,2n+1}的特性对该结构进行了优化,使该实现结构仅由普通二进制加法器和模加法器构成。基于单位门模型和ASIC的性能对比分析结果表明,在实现相同动态范围扩展时,该算法具有良好的VLSI实现性能。     

基于指令统计的SOPC硬件资源优化技术

在可编程片上系统（System on Programmable Chip，SOPC）中，特定应用程序中用到的指令是软核CPU指令集的子集，如果在FPGA中实现软核CPU时仅保留应用程序用到的指令子集，将可以提高硬件资源利用率．文中分析了对应用程序进行指令统计的方法，重点介绍了通过修改HDL文件对8051软核CPU指令集进行删减和扩充的技术．采用这一技术设计的SOPC芯片硬件资源利用率得到了显著的提高，降低了系统成本，适用于可编程逻辑资源受到限制和对成本敏感的嵌入式应用中．     

一种面向DSP深度压缩指令的数据竞争检测方法

针对数字信号处理器（DSP）深度压缩的指令结构不归整性，难以从指令二进制码中快速提取相关信息的问题， 提出分类检测DSP指令间数据竞争的方法.利用不同功能的指令涉及不同寄存器的特点，在分层译码电路和旁路电路辅助 下，及时检测出数据竞争，产生流水线停顿信号，准确定位出产生数据竞争的指令类型.综合结果证明在分层译码配合下 ，分类检测方法比指令全译码后作检测，速度提高了18.89％.DSP常用程序证明这种方法能有效地覆盖所有出现的数据竞 争，保证基于流水的DSP的正确计算.分类检测数据竞争法比指令中源操作数的比特域与目的操作数的比特域作比较的检 测方法更适合于采用深度压缩指令的DSP，物理实现更简单。     

Verification of instruction set specification for an ASIP

In order to gain the great performance of ASIP, this paper discusses different aspects of an ASIP instruction set specification like syntax, encoding, constraints as welt as behaviors, and introduces our ADL model based methodology to check them. The automatic generation of test cases based on our straight-forward instruction representation is shown, and the efficient generation of them with good coverage is shown as well. The verification of the constraint checker, a very important tool for programmer, is performed. Results show that the toolkit can find some errors in previous delivery tools, and the introduced methodology verifies the feasibility of our instruction set specification.     

异构信号处理平台软件体系架构的分析与研究

无线通信体制更新换代速度快,复杂的信号处理要求软硬件不断升级,研制成本与周期面临挑战。为应对多体制无线通信的快速发展,基于软件化定义的信号处理平台成为近年来的研究热点,以期实现软硬件的最大共享。文章主要研究了国内外典型的通信软件体系架构,分析了其关键技术与架构特点,提出了未来软件体系架构的主要研究方向。     

ROBOT-1机械手示教软件设计

通过对ROBOT-1机械手有关硬件和固件的分析,确定了示教控制基本指令集.在该指令集上,设计了一个窗口式的二级示教控制软件,该软件用TURBO C 2.0写成,并已在CIC286i机上运行通过.