用于过采样Σ-ΔA/D转换器的Σ-Δ调制器

分析并讨论了过采样 Σ- Δ A/D转换器中一阶、二阶及高阶级联结构的 Σ- Δ调制器的性能特点 ,并编写 C语言程序进行行为级仿真 ,用 PSpice进行电路级仿真 ,利用 MATLAB工具对其结果进行分析。结果表明 ,Σ-Δ调制器具有噪声整形特性 ,可以提高基带内的信噪比 ,且三阶级联结构中 1 - 1 - 1结构性能最优。Σ- Δ调制器与过采样技术相结合可构成高精度、低成本的 A/D转换器。     

用于VoIP芯片的∑-△调制器系统设计

详细分析了∑-△调制器的结构、阶数、量化器位数、过采样率与信噪比的关系;讨论了闪烁噪声和开关热噪声、时钟抖动和运放的有限直流增益等非理想因素对∑-△调制器的影响.通过Matlab行为仿真,确定了调制器的参数.在此基础上,完成了一款三阶2-1级联∑-△调制器的系统结构设计.在Simulink环境下的仿真验证表明,在考虑非理想因素的条件下,调制器的信噪比仍能达到约96 dB,可满足VoIP芯片中A/D转换器的16位精度要求.     

高阶模拟∑-△调制器设计研究

在简要介绍高阶1位量化∑-△A/D转换器基本原理的基础上,分析了∑-△调制器的噪声特性;介绍了传统线性模型下的噪声传递函数的设计方法.同时,结合实际高阶模拟∑-△调制器的开关电容实现电路,重点对影响调制器性能的非理想因素进行了详细分析,并采用程序建模仿真的方法指导电路设计.与传统设计方法的结果对比表明,文中的方法可以为电路设计提供更加可靠的依据.     

20位∑-△A/D转换器的设计

文章介绍了20位、5V单电源过采样∑-△A/D转换器,根据精度与阶数和过采样比的关系,设计了4阶蒡-驻调制器。在∑-△调制器中添加了局部负反馈,使转换器能对满量程(FS)输入信号进行精确转换;在梳状滤波器后面添加了补偿电路,补偿梳状滤波器在基带内的衰减,使基带内的纹波小于0.001dB。本电路采用0.6滋mCMOS工艺,电路的结构和精度通过了HSPICE、STAR-SIM等EDA软件的验证。     

三阶1-1-1级联Σ-Δ调制器的设计及仿真

采用MASH结构,设计了一款三阶(1-1-1)级联Σ-Δ调制器;讨论了各个模块的增益系数,设计了数字校正电路,并运用Matlab/Simulink对调制器进行了行为级仿真.当输入信号带宽为20 kHz,过采样比为64时,仿真模型得到87.7 dB的信噪比,精度为14.28位.与其他结构的调制器相比,该调制器更加稳定,动态范围更大,可应用于处理音频信号的A/D转换器.     

一种单环5阶高精度音频△-∑ A/D转换器

采用英飞凌0.11 μm CMOS工艺,实现了一种用于音频范围的高精度△-∑ A/D转换器.调制器采用1位量化的5阶单环前馈结构,ADC过采样率为256.A/D转换器模拟调制器工作于5V电压,数字滤波器工作于1.2V电压,整体功耗为20.52 mW,版图面积3.1 mm2.仿真结果显示,设计的A/D转换器在20 kHz信号带宽内达到108.9 dB的信噪失真比,有效位数为18位.     

一种用于过采样∑-△ A／D转换器的抽取滤波器

采用0．8μm CMOS工艺，实现了一种用于过采样∑-△ A／D转换器的数字抽取滤波器。该滤波器采用多级结构，梳状滤波器作为首级，用最佳一致逼近算法设计的FIR滤波器作为末级，并通过位串行算法硬件实现。芯片测试表明，该滤波器对128倍过采样率、2阶∑-△调制器的输出码流进行处理得到的信噪比为75dB。     

高阶∑-△调制器的非理想特性分析与建模

文章对2-1-1级联结构的高阶∑-△A／D调制器的非理想特性，包括时钟抖动、MOS开关噪声、比较器迟滞性、放大器的输入噪声、单位增益带宽和有限直流增益等，进行了分析，提出了基于Matlab的高层次建模方法。通过系统仿真确定关键的电路参数和性能指标，在较高层次指导A／D转换器的电路结构级和晶体管级设计。     

一种高阶1 bit插入式∑-△调制器的设计

介绍了插入式∑-△ A/DC调制器的设计过程,并给出了调制器行为级SIMULINK模型,通过对调制器系统级仿真可以确定调制器的信噪比、增益因子等参数,为其电路设计提供依据.设计了一个4阶调制器,仿真结果显示在128的过采样比、输入信号相对幅度-6 dB的条件下,可获得110 dB的信噪比,达到18 bit的分辨率.     

16位音频ADC非理想型∑-△调制器的建模

对一款适于16位音频A／D转换器的∑-△A／D调制器进行了系统级设计,考虑了影响调制器性能的各种非理想因素,建立了一整套噪声模型,并进行了仿真分析。将仿真结果与未考虑非理想因素的结果进行比较,可以看出,考虑了非理想因素的建模更能预测实际电路的性能,从而更好地为晶体管级电路设计做铺垫。     

低电压∑-△调制器关键技术及设计实例

介绍了低电压开关电容∑-△调制器的实现难点及解决方案,并设计了一种1V工作电压的∑-△调制器。在0．18μm CMOS工艺下,该∑-△调制器采样频率为6．25MHz,过采样比为156,信号带宽为20kHz;在输入信号为5．149kHz时,仿真得到∑-△调制器的峰值信号噪声失真比达到102dB,功耗约为5mW。     

Σ-Δ模数转换器工作原理及简单分析

∑-ΔA/D转换器是一种高精度的模数转换器,它和传统的A/D转换器不同,具有高分辨率、高集成度、造价低和使用方便的特点,并且越来越广泛地使用在一些高精度仪器仪表和测量设备中。文章从信号的过采样、噪声整形、数字抽取滤波等方面分析了∑-ΔA/D转换器的工作原理,对人们全面了解∑-ΔA/D转换器有一定的帮助。     

14-b 400-ksps 2.5-mW连续时间∑-Δ调制器

连续时间∑-△调制器较之传统的开关电容∑-△调制器具有更低的功耗、更小的面积,以及集成抗混叠滤波器等诸多优势.设计了一种应用于低中频GSM接收机的4阶单环单比特结构的连续时间∑-△调制器.在调制器中,采用了开关电容D/A转换器,以降低时钟抖动对性能的影响.仿真结果显示,在1.8 V工作电压、200 kHz信号带宽、0.18 μm CMOS工艺条件下,采样频率21 MHz,动态范围(DR)超过90 dB,功耗不超过2.5 mW.     

一种16位音频∑△ A/D转换器

提出了一种16位立体声音频新型稳定的5阶∑△A/D转换器.该转换器由开关电容∑△调制器、抽取滤波器和带隙基准电路构成.提出了一种新的稳定高阶调制器的方法和一种新的梳状滤波器.采用0.5μm 5V CMOS工艺实现∑△A/D转换器.∑△A/D转换器可以得到96dB的峰值SNR,动态范围为96dB.整个芯片面积只有4.1mm×2.4mm,功耗为90mW.     

一种2-1-1型MASH ∑-△调制器的系统设计

∑-△调制器的结构日趋复杂,用行为级模型进行仿真对提高设计效率来说是十分必要的。首先,文章讨论了开关电容∑-△调制器几种重要的非理想因素,例如时钟抖动、开关引起的非线性、开关热噪声、运放的非理想因素（等效输入噪声、有限直流增益、有限带宽、摆率和有限输出摆幅）,并且相应给出了在MATLAB／SIMULINK环境下创建的行为级模型。然后,文章基于上述模型给出了一个2-1-1MASH∑-△调制器行为级设计的例子。在给定过采样率为64的条件下,采样频率19．2MHz,调制器动态范围95dB,峰值信噪比94dB。     

基准电压波动对∑-△A／D转换性能的影响

∑-△A／D转换器需要一个基准电压作为参照进行模／数转换，因此，基准电压上的任何变化都会直接影响到A／D转换的结果。文章推导分析了基准电压的DC及AC波动对∑-△A／D转换结果的影响机制，并用一个三阶∑-△A／D转换器实例，在Matlab仿真环境中验证了分析结果。文章的结论可用于指导∑-△A／D转换器芯片中带隙基准源模块的电源抑制比设计。     

一种具有改进积分器结构的高阶∑-△调制器

设计了一个五阶单回路∑-△调制器，最高输入信号频率22kHz。通过改进积分器的结构，显著减小了开关电荷注入效应引起的调制器的谐波失真。整个电路采用0．6μm CMOS工艺设计。仿真显示，当采样频率为6MHz时，调制器的SNDR达到123dB，SNR超过125dB，满足18位A／D转换器的精度要求。     

一种高速高精度Σ-Δ调制器的设计

采用多位D/A转换器是Σ-Δ调制器实现高速高精度的主要手段,然而,多位D/A转换器引入非线性却是影响Σ-Δ调制器信噪比的主要因素.讨论了一种具有单位信号传递函数、动态元件匹配实现多位D/A 转换器并对其引入的非线性噪声压缩整形(NSDEM)的Σ-Δ调制器结构;在此结构上进行了Σ-Δ调制器的设计方法研究.行为仿真结果验证了该结构和设计方法的可行性.     

宽带∑-△A/D转换器中数字抽取滤波器的设计与验证

无线便携式移动设备与宽带intemet接入技术的发展,对∑-△A/D转化器的带宽要求越来越高。文中结合前端5阶宽带乏△调制器,设计了一种降低功耗与面积的数字抽取滤波器,应用于宽带高精度AD转换器中。MATLAB／simulink仿真结果表明,经过数字抽取滤波器滤波后信噪比为97．8dB,通带边界频率为1．8MHz,最小阻带衰减为70dB,通带内波纹0．0025dB,可满足设计要求。∑-△A/D转换器高精度、低功耗的优点,可广泛应用于中特种设备检验检测仪器仪表中。     

集成过抽样∑-△A/D转换器设计研究

运用CMOS集成电路设计处理对象为语音信号的二阶∑-△A/D转换器.采用全差动设计、共模反馈电路和开关电容积分器实现二阶∑-△A/D转换器.