共查询到20条相似文献,搜索用时 17 毫秒
1.
设计了一个用于GSM系统的Sigma-Delta调制器.GSM系统要求信号带宽大于200 kHz,动态范围大于80dB.为了能取得较低的过采样率以降低功耗,采用了级联结构(MASH)来实现,与单环高阶结构相比,它具有稳定及易于实现的优点.设计工作时钟为16MHz,过采样率为32,基带带宽为250 kHz,电路仿真可以达到最高82dB的SNDR和87dB的动态范围.芯片采用SMIC 0.18μm工艺进行流片,面积为1.2mm×1.8mm.芯片测试效果最高SNDR=74.4dB,动态范围超过80dB,测试结果与电路仿真结果相近,达到了预定的设计目标.芯片工作在1.8V电源电压下,功耗为16.7mW. 相似文献
2.
设计了一个用于GSM系统的Sigma-Delta调制器.GSM系统要求信号带宽大于200 kHz,动态范围大于80dB.为了能取得较低的过采样率以降低功耗,采用了级联结构(MASH)来实现,与单环高阶结构相比,它具有稳定及易于实现的优点.设计工作时钟为16MHz,过采样率为32,基带带宽为250 kHz,电路仿真可以达到最高82dB的SNDR和87dB的动态范围.芯片采用SMIC 0.18μm工艺进行流片,面积为1.2mm×1.8mm.芯片测试效果最高SNDR=74.4dB,动态范围超过80dB,测试结果与电路仿真结果相近,达到了预定的设计目标.芯片工作在1.8V电源电压下,功耗为16.7mW. 相似文献
3.
设计了一个用于GSM系统的Sigma-Delta调制器. GSM系统要求信号带宽大于200kHz,动态范围大于80dB. 为了能取得较低的过采样率以降低功耗,采用了级联结构(MASH)来实现,与单环高阶结构相比,它具有稳定及易于实现的优点. 设计工作时钟为16MHz,过采样率为32,基带带宽为250kHz,电路仿真可以达到最高82dB的SNDR和87dB的动态范围. 芯片采用SMIC 0.18μm工艺进行流片,面积为1.2mm×1.8mm. 芯片测试效果最高SNDR=74.4dB,动态范围超过80dB,测试结果与电路仿真结果相近,达到了预定的设计目标. 芯片工作在18V电源电压下,功耗为16.7mW. 相似文献
4.
5.
6.
7.
8.
9.
10.
11.
提出了一种基于Maltab SIMULINK的Sigma-Delta调制器的设计与仿真方法,采用单环三阶CIFB结构、一位量化器位数和256倍过采样率,设计中对噪声传输函数的零极点和系统反馈系数进行了优化,缩小了模拟电路的设计难度,提升了系统稳定性。在考虑积分器的有限直流增益、饱和电压、压摆率和增益带宽等非理想因素情况下进行建模,得到了SNDR和ENOB分别为123 dB,20.14 bits,仿真结果表明,该结构可在低量化位数的情况下,得到较高的精度和较好的稳定性,可在高层次上指导调制器晶体管级电路设计。 相似文献
12.
介绍了一种采用Tower 180 nm CMOS工艺设计的高动态范围Sigma-Delta调制器,该调制器用于CMOS图像传感器的高动态范围读出电路。分析了调制器动态范围的主要影响因素,采用基于Cascode反相器的自调零积分器,得到较大的积分器输出摆幅和积分增益。为了降低功耗,加入动态偏置型比较器,使该调制器具有高动态范围和低功耗的优势。加入瞬态噪声的调制器后仿真结果表明,在等效带宽16 kHz内,1.8 V电源电压和4 MHz的采样时钟下,调制器的动态范围为103 dB,功耗仅为356μW。该调制器满足CMOS图像传感器的高动态范围要求。 相似文献
13.
14.
设计了一种应用于音频和传感领域的高精度低功耗的Sigma-Delta调制器。该调制器采用四阶单环一位的CRFF结构,通过开关电容型全差分电路的使用,减小了偶次谐波、衬底以及电源噪声,以及斩波技术的使用,降低了直流失调和低频噪声,达到了提高精度和降低功耗的目的。本设计采用Global foundries 0.18 μm CMOS工艺,电源电压为1.8 V,过采样率为128,采样时钟频率为5.12 MHz。仿真结果表明,该调制器信噪比达100.2 dB,整个调制器的功耗仅为380 μW。 相似文献
15.
1.8V电源电压81dB动态范围的低过采样率∑△调制器 总被引:3,自引:2,他引:1
采用222级联全差分结构和低电压、高线性度的电路设计实现了高动态范围、低过采样率的∑△调制器.在1.8V工作电压,4MHz采样频率以及80kHz输入信号的条件下,该调制器能够达到81dB的动态范围,功耗仅为5mW。结果表明此结构及电路设计可以用于在低电压工作环境的高精度模数转换中。 相似文献
16.
17.
文章针对采样频率为44.1kHz的16位数字音频信号,采用CookBook方法,研究设计了用于过采样率为64倍的音频数模转换器的五阶3比特输出sigma-deha(∑-△)调制器。该调制器通带内信噪比(SNR)的matlab仿真实验结果达到了120dB以上,能够很好的抑制通带内噪声。该调制器设计结构采用前反馈和负反馈分支的∑△型.大大降低了电路的复杂性,使硬件实现十分方便,具有重要的应用价值。 相似文献
18.
19.
介绍了4阶反馈型连续时间Sigma-Delta调制器从顶层到底层的详细设计过程。采用数字置乱技术,降低失配对输出杂散的影响,使失配产生的谐波被转换为噪声,并被移出通带外。将谐振腔内嵌于调制器环路中,以改善带内信噪比。采用三级前馈型放大器,调制器具备更高的能效。该调制器基于65 nm CMOS工艺设计并流片。测试结果表明,在时钟频率为614.4 MHz、信号带宽为10 MHz时,调制器的SNDR为70.1 dB,动态范围达70 dB。功耗为77 mW。该调制器芯片的内核面积为4.50 mm2。 相似文献
20.
带通∑—Δ调制器的双线性变换设计方法 总被引:1,自引:1,他引:1
本文论述了带通式∑-Δ调制器的双线性变换设计方法,通过线性化的插入式网络分析技术,将带通式∑-Δ调制器的设计问题转化耿IIR带阻数字滤波器的设计问题,文章给出了该方法的原理和设计步骤,并对一位∑-Δ代码的产生和检验方法以及调制器的稳定性问题进行了说明了讨论,最后给出了利用Matlab的计算机仿真结果,结果表明,该方法简单可靠,便于计算机仿真和检验,可大大加快带通∑-Δ调制器的设计过程。 相似文献