基于Spartan-6的16路高速串行传输的设计与实现

高速串行传输的设计是FPGA设计的一个重要方面.在串行传输的设计中摒弃了采用FPGA内部逻辑资源实现从而限制了串并转换速度的传统设计方法,SelectIO(TM)接口技术给FPGA实现高速串行传输提供了良好的舞台,本文详细阐述了1:8DDR模式下16路高速串行传输的实现,并通过了16路高速串行传输达到12.8Gbit/...     

基于FPGA的3 GHz宽带信号产生器设计

为适应通信对抗装备的发展,设计了能产生3GHz带宽任意波形的信号产生器。现场可编程门阵列(FPGA)产生数字波形信号,通过高速数/模转换(DAC)芯片输出模拟信号。在FPGA中采用多路并行处理算法,利用内部集成的并串转换器以及专用的复用芯片(MUX),实现DAC数据速率8Gsps,输出信号瞬时带宽3GHz以上。最后测试了信号产生器的技术指标。     

多路接口与E1协议转换器设计与实现

针对通信带宽越来越高,低速设备无法连接到高速的E1线路的问题,提出了一种基于可编程逻辑器件FPGA、嵌入式微处理器MPC875的多路接口与E1协议转换器的设计,给出了硬件原理框图及主要元器件的选型,并对多路接口数据调度方法、空时隙处理策略、FPGA结构设计、软件设计流程进行了详细说明。通过实现RS 232,RS 449,V.35三路接口与E1的协议转换,证明该方案是可行的。     

基于FPGA的160路数据采集系统设计

目前,数据采集系统对采样率、分辨率和抗干扰能力的要求越来越高.尤其是在典型的多路采集 多路开关 单路A/D转换器的数据采集中,采集速度受到限制.为此,介绍了一种基于现场可编程门阵列(FPGA)的高速多路数据采集系统设计和实现.采用模拟开关级联的方法,有效地达到了160路采集速度.采用该方法设计的采集卡能有效完成多路同步高速数据采集任务.且成功地用于某装置的输出信号检测.     

基于随路时钟恢复的多源数据光纤传输系统

针对数据互联网络中多源高速并行数据实时传输的问题,提出了一种基于随路时钟恢复的多源数据光纤传输系统,详细介绍了其工作原理和设计思想.系统将现场可编程逻辑门阵列(FPGA)内部高速收发器与专用数字锁相环相结合,给出了随路时钟恢复与数据流量控制的具体实现过程.相比于现有的各类高速并行数据传输解决方案,该系统具备可软件定义的数据接入能力,也能支持更加灵活的随路时钟动态范围.同时,通过设计精简合理的帧结构,推导数据位宽与随路时钟之间的约束关系,有效提高了系统传输带宽.测试结果表明,该系统工作稳定可靠,实时传输效果好,时钟恢复精度可达100 fs,扩展了串并转换与并串转换技术的应用领域.     

一种高速并串转换控制电路设计

串行接口常用于高速数据传输,实现多路低速并行数据合成一路高速串行数据.设计了一种高速并串转换控制电路,实现在低频时钟控制下,通过内部锁相环(PLL)实现时钟倍频和数据选通信号,最终形成高速串行数据流,实现每5路全并行数据可按照顺序打包并转换为1路高速串行编码,最后通过一个低电压差分信号(LVDS)接口电路输出.该芯片通过0.18 μmCMOS工艺流片并测试验证,测试结果表明在120 MHz外部时钟频率下,该并串转换控制芯片能够实现输出速度600 Mbit/s的高速串行数据,输出抖动特性约为80 ps,整体功耗约为23 mW.     

基于FPGA和STM32的空管雷达数据协议转换器设计

雷达数据协议转换器是空管多雷达处理系统的重要组成部分。它将多路HDLC协议的雷达数据转换成单路IP数据,然后传入多雷达数据处理系统,避免系统为引接多路雷达数据而安装多个HDLC串口卡,较少的接线提高了系统可靠性。该设计提出了一种基于FPGA+STM32的雷达数据协议转换器设计方案,利用FPGA在并行处理方面的优势实现多路HDLC雷达数据的实时采集,FPGA与STM32之间采用串口协议进行通信,由STM32控制W5500以太网芯片完成数据的协议转换。最后,通过实验验证了该设计的可行性和有效性。     

实现高质量、远距离传输非压缩数字传输方案解析

音频的数字化传输存在压缩与非压缩两种方式,二者均能实现远距离传输.本文主要介绍了一种非压缩数字传输方案,并着重分析了复分接的实现过程.它采用时分复用技术及安捷伦公司的HP1032/1034高速串/并转换单元,完成多路视频/音频/数据信号的复接,在接收端实行相应的解复用以及串/并转换,实现多路低速数据信息与高速数字音/视频信息的混合传输.     

4 Gbps低功耗并串转换CMOS集成电路

为满足传输数据的高速低功耗的要求,文章设计了一种半速率时钟驱动的二级多路选择开关式的10：1并串转换器。第一级为两个5：1的并行串化器,共用一个多相发生器。多相发生器由五个动态D触发器构成。第二级为一个2：1的并行串化器。采用半速率时钟、多路选择开关结构降低了大部分电路的工作频率,降低了工艺要求,也降低了功耗。通过调整时钟与数据间的相位关系,提高相位裕度,降低了数据抖动。采用1．8V 0．18μm CMOS工艺进行设计。用Hspice仿真器在各种PVT情况下做了仿真,结果表明该转换器在输出4Gbps数据时平均功耗为395μW,抖动18s^-1．     

基于 Mini-LVDS 技术的 TFT-LCD 时序控制器的设计

为了实现基于FPGA的具有Mini-LVDS接口的TFT-LCD时序控制器,对TFT-LCD的时序控制器、Mini-LVDS技术的数据排列方式和FPGA的功能进行了研究。通过对Mini-LVDS的数据排列方式的研究,提出了独特的数据处理方法。利用FPGA内嵌的SRAM,设计了一种并行转串行的转换器,把一行的数据分成前半部分和后半部分并同时向外输出;利用D触发器、延时的方法实现了相邻二点的数据串并转换;综合利用移位寄存器、串行加法器和DDR技术,设计了一种8∶1的并串转换电路,实现了子像素内数据的并串转换。利用Xilinx公司的FPGA的输出宏单元,设计了把CMOS逻辑电平信号转换为Mini-LVDS逻辑电平信号的数据发送器。利用Xilinx公司的FPGA的时钟宏单元块,探讨并解决了多时钟的问题。通过研究Mini-LVDS和时序控制器的特性,提出了复位信号的产生方法和相对应的数据处理方法。利用此方法设计出的具有Mini-LVDS接口的时序控制器已应用于本公司的分辨率为1 280×1 024的产品中,数据的传输频率达108MHz,颜色深度为24bit。这个产品的显示画面清晰,过渡自然。利用此方法设计的TFT-LCD的时序控制器基本符合稳定可靠、抗干扰能力强等要求。     

多路串并转换在超宽带系统中的应用

超宽带(UWB)是一种无载波通信技术,有人称它为无线电领域的一次革命性进展,认为它将成为未来短距离无线通信的主流技术。UWB系统为了提高数据速率,应用了超短基带丰富的GHz级频谱,这就对基带处理和传输数据提出了很高的要求。在基于Xilinx Virtex-5现场可编程逻辑器件(FPGA)的验证平台条件下,通过使用串并转换器来实现设计,即减少了设计复杂度,缩短了开发周期,也能最大限度的满足设计要求。     

13-bit GaAs serial-to-parallel converter with compact layout for core-chip applications

Design and characterization of a 13 bit serial-to-parallel converter in GaAs technology for smart antennas are presented. The circuit has been realized with NOR-based super-buffered enhancement/depletion logic, and optimized for a compact layout. The serial-to-parallel converter operates properly well above the 20 kHz design clock frequency.     

基于FPGA的LTE-TDD接收系统设计与实现

介绍了一种基于FPGA的LTE-TDD接收系统设计与实现,采用中频带通采样技术实现LTE-TDD信号接收,可进一步提升其系统带宽.给出了基于FPGA的LTE-TDD接收系统具体设计方案,并对各部分主要电路设计进行了详细阐述,包括信号调理电路、A/D转换器电路、FPGA电路以及电源电路设计.该系统由于采用了FPGA,因此...     

面向电子控制器的片上可调试性结构设计

提出一种满足电子控制器高可靠要求的片上调试结构。通过复用JTAG接口,可以消除冗余引脚带来的成本和体积开销,同时基于TAP控制器而设计的自定义指令,使得JTAG链路实现结构测试和功能调试的融合;针对调试命令与总线访问的协议转换需求,设计一种低开销与高效率的串并转换单元,配合外围的调试软件和协议转换器,实现全局地址空间的调试访问。实验结果表明,设计的调试结构使得调试时间平均缩短79.8%,面积开销下降16.73%,同时显著提高了调试链路的可靠性。     

基于FPGA和AD5628多通道信号源的设计与实现

针对以往多路信号源数模转换模块及后续调理电路的复杂性问题,提出了一种基于FPGA和PCI总线技术的信号源系统设计。以FPGA作为中央控制核心,采用D/A转换器AD5628,围绕其展开系统硬件电路与FPGA逻辑时序设计,实现了多路幅值为-6~6 V可调模拟量信号源的并行输出。测试结果表明,系统输出信号精度高,稳定性强,满足设计要求。     

基于FPGA和UART的数据采集器设计

设计一种基于FPGA和UART串口传输技术的数据采集器.设计中采用12位、20 Msample/s的ADS805高速A/D芯片和Altera公司的Cyclone系列FPGA芯片.整个设计完全采用硬件逻辑,集成在一片FPGA内,不需要微处理器,实现了数据的采集、缓存和UART串口的发送与接收,设计电路简单,具有较高的采集速度,传输接口通用性强,便于互联;FPGA的重构性和通用性,也便于设计功能的升级.     

基于FPGA和MCU的200通道A/D转换器的设计

在某科研项目中,需要设计一个200通道的AD转换器.在系统设计方案论证的基础上,选择了基于FPGA和MCU的设计方案.根据对FPGA和MCU的所要完成的功能描述,给出了FPGA的内部电路设计过程及主要的VHDL语言源程序代码,给出了基于嵌入式实时操作系统RTX51的MCU软件设计过程及相应的程序流程框图.通过对制作的实物进行的测试表明,本系统达到了设计任务所提出的功能要求和技术指标,并且系统具有较好的可靠性.     

基于片上系统设计的红外头盔成像电路

介绍了320×240非制冷红外头盔成像单元的基本原理,以及基于片上系统设计非制冷红外头盔热成像电路单元的方法,给出了现场可编程阵列功能组成框图。在分析成像电路结构的基础上,重点介绍了A/D转换、非均匀性校正及显示控制等关键技术,对主要驱动信号进行了仿真,结果表明:采用单片高性能的现场可编程器件,基于片上系统方法设计非制冷红外头盔成像电路是可行的。