基于EDA技术的ispLSI6192多通道FIFO组态

利用ispLSI6 192芯片构造四个双向并独立的 12 8× 9位FIFO高速数据存储栈区 ,并利用芯片内部快速进位逻辑的高性能地址计数器及可编程控制逻辑功能分别对 4个FIFO栈区进行管理控制 ;即将系统的高速数据栈区及其控制逻辑功能做在同一个芯片上 ,从而提高计算机数据管理通信的速度、效率 ,以及提高系统的集成度和降低系统的故障率。     

基于EDA技术的高速FIFO设计

利用Lattice公司的在系统可编程逻辑器件ispLSI6192芯片构造4个双向、独立的128×9位F IFO高速数据存储栈区(FIFO),并对芯片可编程逻辑编程建立快速地址加1计数器以及FIFO控制逻辑,控制逻辑分别对4个FIFO栈区进行读/写控制;实现将系统的高速数据栈区及其控制逻辑功能在同一个芯片上实现,从而提高计算机数据通信的速度、效率以及提高系统的集成度和降低系统的故障率。     

双口RAM在PCI总线与AVR接口设计中的应用

为了提高PCI总线与AVR单片机之间的数据传输速度,利用双lJ＇RAM通过共享的方式实现PCI总线与AVR单片机之间的高速数据交换。利用有限状态机方法将PCI接口芯片局部端逻辑转换为双口RAM读写控制信号和地址数据信号,并通过仿真工具ModelsimSe对接口电路进行了验证,得出的仿真波形符合要求;利用乒乓操作方法实现PCI接口芯片和AVR单片机交替读／写数据存储区,有效提高了PCI总线与AVR单片机之间的数据传输速度。实践证明该设计方法是解决高低速设备的传输瓶颈问题的有效途径。     

基于USB2．0和线阵CCD的高速数据采集系统设计

为了解决电荷耦合器件(CCD)图像数据高速采集和实时传输处理问题,设计了一种基于USB2.0的高速CCD数据采集系统.系统采用可编程逻辑(CPLD)实现时序控制和逻辑控制,专用视频信号处理芯片XRD4460实现高速A/D转换;为了保证CCD图像数据高速传输,采用先进先出(FIFO)作为CCD数据流与8051单片机之间的缓存区进行数据缓存,采用CY7C68013接口芯片的GPI接口模式完成控制信号的发送以及实现采集系统与计算机之间的数据高速传输.     

基于S5933的高速数据发送板卡的CPLD设计

文中主要讨论如何利用PCI专用接口芯片S5955去进行PCI高速数据传输，介绍了PCI总线以及S5955的内部结构和数据传输方式，并给出了用CPLD进行高速数据发送板卡逻辑控制的设计实例。     

中频解调电路中的I^2C总线接口电路

为了简化中频解调电路的外围接口电路,缩小芯片面积,提高芯片的通用性和可靠性,在I^2C总线数据传输协议的基础上,设计一个兼容I^2C协议的中频解调接口电路。为了防止芯片地址冲突,增加了4位地址选择位,并重点对接口电路的状态机与控制逻辑进行优化设置。仿真结果表明,该电路功能正确,可靠性高,可广泛用于TV,VTR,PC,STB等方面。     

便携式逻辑分析仪的设计与实现

介绍一种16通道便携式逻辑分析仪,通过FPGA将高速数据采样并缓存,采用USB控制芯片和FPGA协同控制将数据通过USB接口发送到电脑的上位机上显示,简化了以往逻辑分析仪硬件电路部分,降低了逻辑分析仪的成本且便于携带。重点阐述硬件电路部分的设计。     

高速FIFO存储芯片M67204在高速数字图像采集中的应用

M67204是Atmel公司生产的一种先进先出（FIFO）双端口存储器，可异步读、写，具有4Kb×9的容量，外围电路简单，不需要地址发生器，由地址标志位控制其读、写操作，因而其接口简单、方便。另外，M67204功耗很低，在很广泛的温度范围下都能够保持15ns的数据获取速度，能够对高速数据进行缓存。本文对M67204的特点和功能进行初步的介绍，并且给出了利用两片芯片组成乒乓缓冲器在高速图像数据采集系统中的应用方法。     

多传感器动态参数实时采集与存储方法研究

针对现有的数据采集系统无法兼备通道数多、速度快、实时存储的问题,提出一种基于可编程逻辑器件和大容量Flash的多传感器动态参数实时采集与存储方法。该系统以FPGA为主控制器,实现对模数转换芯片的控制与读取时序;转换后添加校验字节,通过双FIFO缓存方式实现和Flash的高效率数据交互;双Flash实现采集数据备份,增加存储可靠性;双Flash之间总线相互独立,提高数据存储速度;最后通过USB接口实现与上位机的高速数据传递。实验证明:该系统的单通道采样速率可达2MHz,实时存储速率单片Flash可达50MByte/s字节,双片可达100MByte/s,在强振动动态测试环境下,能够可靠地采集传感器的输出信号,采集绝对误差在1 mV以内,数据无误码率。满足振动测量的稳定可靠、精度高、抗干扰能力强等要求。     

嵌入式处理器中写缓冲电路的设计

为了减少CPU对主存进行写操作时的等待时间,提高嵌入式系统的整体效率,设计了一款含有8个数据缓冲槽和4个地址缓冲槽的写缓冲。该写缓冲采用特殊的移位控制电路和附加的标志位,实现数据、地址的自动移位和映射功能。利用HSIM仿真工具对电路进行了仿真和验证,结果表明,该写缓冲能正确快速地实现数据与地址的先进先出(FIFO)功能,有效地减少了CPU的等待时间,提高了系统的整体效率。     

低电压Charge-Recovery逻辑电路的设计

提出了一种新的适用于低电压工作的 sem i- adiabatic逻辑电路—— Dual- Swing Charge- Recovery L ogic(DSCRL) .该电路由 CMOS- latch- type电路及负载驱动电路构成 ,对负载的驱动为 full- adiabatic过程 .DSCRL 的电源为六相双峰值脉冲电源 ,低摆幅脉冲用于驱动负载 ,高摆幅脉冲用于驱动 CMOS- latch- type电路 .降低负载上摆幅时驱动负载的 NMOS管的栅压可以保持不变 ,有效地解决了传统的 adiabatic电路在低电压工作时 charge- re-covery效率降低的问题 .文中比较了 DSCRL 电路与部分文献中的 semi- adiabatic电路的功耗 ,DSCRL 在低电压工作方面     

同标签Vague命题的Lawry乘-加逻辑 与Lawry下-上确界逻辑

作者在另一文中,基于Lawry的不确定模型,提出了一种新的非经典命题逻辑,称为同主语同标签Vague命题的Lawry逻辑.本文又扩充了它的研究对象,利用乘积和加法算子(下确界和上确界算子)引入了同标签Vague命题的Lawry乘-加(Lawry下-上确界)真度的概念,并给出了它们的逻辑规律.由此,本文又提出了新的非经典命题逻辑,称为同标签Vague命题的Lawry乘-加(Lawry下-上确界)逻辑.这两种非经典逻辑不仅新颖,而且相比Lawry的不确定模型适应面更广.     

启迪学生逻辑思维的一种方法

通过学习专业基础课,学生应能掌握本学科的基础理论知识,更为重要的是,应具备能够应用此基本理论正确,灵活地解决问题的能力。在“电工学”教学中发现,多数学生对理论知识并不难以理解,而解决问题的能力稍有欠缺,这集中反映在同学作业的过程中,如何引导学生正解题的思维？作者从设计习题题目的过程中得到启发,运用了一种思维逻辑树图来引导解题过程,教学实践表明：该方法能有效地启迪学生解题的反向逻辑思维过程,对于培养他们独立分析,解决问题的能力很有益处,且该分析方法具有普遍的适应性,深受同学欢迎。     

忆阻器实现逻辑门的方法研究

在分析忆阻器特性及相关文献的基础上提出了一种只使用忆阻器元件实现基本逻辑门的电路方案,理论分析及Spice仿真实验结果证实了方案的可行性．所设计的逻辑门电路简单,实现的逻辑门无需时序操作就能工作,其在电路尺寸、集成密度、电路功耗等方面拥有很大的优势．     

三值双传输管电路的通用综合方法

提出采用双传管逻辑设计三值电路的方法,对每个MOS管的逻辑功能均采用传输运算予以表示以实现有效综合.建立了三值双传输管电路的反演法则和对偶法则.新提出的三值双传输管逻辑电路具有完全基于标准CMOS工艺,无需对MOS管作任何阈值调整,结构简单、规则,输入信号负载对称性好,逻辑摆幅完整以及无直流功耗等特点.采用TSMC 0.25μm工艺参数和最高电压为3V的HSPICE模拟结果验证了所提出综合方法的正确性.     

三值双传输管电路的通用综合方法

提出采用双传管逻辑设计三值电路的方法,对每个MOS管的逻辑功能均采用传输运算予以表示以实现有效综合.建立了三值双传输管电路的反演法则和对偶法则.新提出的三值双传输管逻辑电路具有完全基于标准CMOS工艺,无需对MOS管作任何阈值调整,结构简单、规则,输入信号负载对称性好,逻辑摆幅完整以及无直流功耗等特点.采用TSMC 0.25μm工艺参数和最高电压为3V的HSPICE模拟结果验证了所提出综合方法的正确性.     

基于交通故障报警系统的组合逻辑电路的设计

用数字信号完成对数字量进行算术运算和逻辑运算的电路称为数字电路,可以分为组合逻辑电路和时序逻辑电路两大类.其中,组合逻辑电路是由最基本的逻辑门电路组合而成.文章以交通故障报警系统为例介绍了三种设计方案,以便学生熟悉常见组合逻辑电路的特点及应用.     

一种基于特征多项式局部逻辑替代新方法研究

将验证和测试阶段的一种特征多项式方法应用于布局后逻辑重综合中,以此寻找满足时序要求的可替换模块,通过在域上计算其特征多项式来比较模块的等价性.可以大大提高综合效率,通过实验结果说明了本方法的有效性,具有一定的借鉴意义.     

基于消息唯一起源的动态逻辑方法

本文提出了一种新的逻辑方法分析安全协议的安全性.该方法给出了一种安全协议的动态分析模型,从而克服了类BAN逻辑"理想化协议"步骤的缺陷,提出了消息唯一起源的概念和判定规则,严格区分"可靠信任"和"不可靠信任",解决了"相信事情的发生"和"相信事情的真实性"两种不同信任的区别,并在此基础上建立了动态逻辑方法.通过实例分析,该方法可以发现类BAN逻辑不能发现的协议漏洞,从而证明了方法的有效性.     

一种对RAN逻辑的改进方法

分析了RAN逻辑存在的问题,对其进行了适当的改进,且使得改进部分可以与整个逻辑很好的融合。