共查询到20条相似文献,搜索用时 46 毫秒
1.
从小数分频频率合成器中小数杂散的产生入手,分析了高阶数字∑-△调制对量化噪声的高通整型特性,从而有效地解决了小数分频锁相环的杂散问题。最后用硬件电路实现了基于∑-△调制的小数分频频率合成器,频率范围为2400-2510MHz,频率步进125kHz,在偏离主频1kHz时相位噪声优于-99dBc/Hz,换频时间小于100μs。证明了该频率合成器是一种简单实用、高性价比的频率合成器。 相似文献
2.
小数分频技术解决了锁相环频率合成器中鉴相频率和输出频率分辨率的矛盾。但一般的小数分频技术引入了严重的小数杂散问题。因为△-∑调制技术对噪声具有整形的作用,把∑-△调制技术应用在小数分频频率合成器中,与传统的PLL(锁相环)频率合成器相比具有明显的优越性,他可以提供很宽的频率范围、极高的频率分辨率、较低的单边带相位噪声以及良好的杂散性能。 相似文献
3.
4.
∑-△调制小数分频器合成器是在数字锁相小数分频频率合成技术的基础上,运用现代数字技术对小数分频频率合成而引入的相位杂散进行有效的处理,克服了用传统方法处理而带来的结构复杂、调试困难及成本较高等诸多难点,从而在军用和民用上都得到了广泛的应用。∑-△调制小数分频器是∑-△调制小数分频合成器的关键电路,文中给出了∑-△调制小数分频器详细的数字电路结构,对其工作原理、系统结构及系统工作模式作了详尽的分析,最后采用ASIC实现了∑-△调制小数分频器。 相似文献
5.
基于△∑调制技术的小数分频合成器的设计和实现 总被引:1,自引:0,他引:1
本文分析了小数分频频率合成器中存在的相位杂散的问题,以及解决问题的△∑调制技术.通过采用CX72301芯片的硬件电路在接近GHz量级的频率上实现了使用△∑调制技术的频率合成器,获得了良好的相噪性能指标及几个μs的转换时间. 相似文献
6.
小数分频技术解决了锁相环频率合成器中鉴相频率和输出频率分辨率的矛盾。但一般的小数分频技术引入了严重的小数杂散问题。因为Δ-Σ调制技术对噪声具有整形的作用,把Σ-Δ调制技术应用在小数分频频率合成器中,与传统的PLL(锁相环)频率合成器相比具有明显的优越性,他可以提供很宽的频率范围、极高的频率分辨率、较低的单边带相位噪声以及良好的杂散性能。 相似文献
7.
小数分频是实现高分辨率低噪声频率合成器的主要技术手段。在分析了小数频率合成以及杂散抑制技术的基础上,采用高阶Σ-Δ调制技术可以将量化噪声功率的绝大部分移到信号频带之外,从而可通过滤波有效抑制噪声。仿真结果表明,该高阶数字Σ-Δ调制可以很好地抑制小数分频频率合成器中的杂散问题,具有很高的实用性。 相似文献
8.
9.
基于Σ-Δ调制小数分频频率合成器技术,采用MAXIM公司的Σ-Δ调制小数分频频率合成器MAX2150输出频率393.999MHz,实现了高分辨率(1kHz)、低相噪(<-103dBc/Hz@1kHz)、低杂散(<-60dBc),该频率合成器的性能指标达到了较高水平。 相似文献
10.
11.
针对超短波电台对频率合成器所提出的指标要求,设计了合成器的实现方案,并依据方案软硬结合实现了一套频率合成器.方案中采用了基于∑-△调制的小数分频技术,既实现了很小的频率分辨率又消除了因小数分频而引起的杂散.实验结果表明,其杂散小于-70 dBc,锁定时间小于150μs,频率间隔为25 kHz.这些性能可以满足超短波跳频电台的指标要求. 相似文献
12.
针对超短波电台对频率合成器所提出的指标要求,设计了合成器的实现方案,并依据方案软硬结合实现了一套频率合成器.方案中采用了基于∑-△调制的小数分频技术,既实现了很小的频率分辨率又消除了因小数分频而引起的杂散.实验结果表明,其杂散小于-70 dBc,锁定时间小于150 us,频率间隔为25 kHz,这些性能可以满足超短波跳频电台的指标要求. 相似文献
13.
基于FPGA的小数频率合成器 总被引:4,自引:1,他引:3
文章介绍了采用∑△调制技术的小数频率合成器.为了提高分频信号的质量和减少小数分频器的小数杂散,采用了三阶单环∑△调制技术.本文还提出了采用这种原理的具体电路实现方式. 相似文献
14.
提出了一种覆盖S/U双波段的小数分频锁相环型频率合成器.该频率合成器采用一种新型多模分频器,与传统的小数分频频率合成器相比具有稳定速度快、工作频率高和频率分辨率高的优点.该锁相环采用了带有开关电容阵列(SCA)的LC-VCO实现了宽频范围,使用3阶MASH△-∑调制技术进行噪声整形,降低了带内噪声.设计基于TSMC 0.25 μm 2.5 V 1P5M CMOS工艺实现.测试结果表明,频率合成器频率范围达到2.450~3.250 GHz;波段内偏离中心频率10 kHz处的相位噪声低于-92.5 dBc/Hz,1 MHz处的相位噪声达到-120 dBc/Hz;最小频率分辨率为13 Hz;在2.5 V工作电压下,功耗为36 mW. 相似文献
15.
本文介绍了高阶单比特∑△调制器在小数分频频率综合器中的应用。普通小数分频频率综合器容易产生很大的杂散频率,采用∑△调制器可以有效消除杂散频率降低相位噪声。由于多比特MASH结构的非线性,这里采用单比特高阶∑△调制器(CIFB),最后提出实现电路。 相似文献
16.
本文分析了小数分频频率合成器中存在的相位杂散的问题,以及解决问题的ΔΣ调制技术。通过采用CX72301芯片的硬件电路在接近GHz量级的频率上实现了使用ΔΣ调制技术的频率合成器,获得了良好的相噪性能指标及几个μs的转换时间。 相似文献
17.
简要介绍了小数分频技术的发展、应用和分类,通过探讨基于Σ-Δ调制技术的小数分频锁相环电路的原理,分析了由该锁相环构成的频率合成器的输出相位噪声和输出杂散,在此基础上提出了一种应用于卫星通信的小数分频频率合成器拓扑电路,并重点对其输出杂散进行了分析。通过采用AD4252锁相环芯片,VCO输出加固定分频的拓扑形式,较好地解决了小数分频输出杂散较大的缺点,设计结果得到了测试验证。 相似文献
18.
采用Σ-Δ调制小数分频器设计的频率合成器与传统的PLL(锁相环)频率合成器相比具有明显的优越性,它可以提供宽的频率范围、极高的频率分辨率、低的单边带相位噪声以及良好的杂散性能.介绍了利用该技术实现的小数分频频率合成器的原理和设计,并给出了设计结果. 相似文献
19.
基于∑△调制的频率合成器及其性能 总被引:7,自引:0,他引:7
∑△模数变换器使用内部1位置化器就能提供较高分辨率的输出,将∑△调制技术应用于频率合成器中,能较好的提高频率合成器的频率覆盖范围,相位噪声及频率分辨率,定量地分析了∑△调制频率合成器的性能,给出了实现方法。 相似文献
20.
Σ-Δ调制小数分频器合成器是在数字锁相小数分频频率合成技术的基础上,运用现代数字技术对小数分频频率合成而引入的相位杂散进行有效的处理,克服了用传统方法处理而带来的结构复杂、调试困难及成本较高等诸多难点,从而在军用和民用上都得到了广泛的应用.Σ-Δ调制小数分频器是Σ-Δ调制小数分频合成器的关键电路,文中给出了Σ-Δ调制小数分频器详细的数字电路结构,对其工作原理、系统结构及系统工作模式作了详尽的分析,最后采用ASIC实现了Σ-Δ调制小数分频器. 相似文献