数字匹配滤波器VHDL软核的设计与实现

匹配滤波器是扩频系统中常用的捕获方法之一。本数字匹配滤波器软核用VHDL语言,采用参数化方法实现。根据数字匹配滤波器的结构,选择扩频码长度、采样点的个数等几个相关的变量作为可变的参数来设计。随时间的推移,还可以选用新的FPGA来降低成本,增加可靠性,或者制作成ASIC。     

改进型数字匹配滤波器在直扩系统中的应用

数字匹配滤波器（DMF）在扩频通信的扩频码同步中得到广泛应用。将接收到的射频信号数字化后直接应用DMF,达到先解扩后解调。可以获得系统所需的扩频增益。本文在传统的数字匹配滤波器的原理和结构的基础上,设计了一种改进型数字匹夥滤波器,其输入信号为已经过数字化的射频接收信号。将该信号经过K路不同的延时,并行退入DMF,完成系统的扩频码同步。该改进型数字匹配滤波器将包络与阈值比较的时刘固定,减少了比较器的比较次数,降低硬件负担。     

适用于短码捕获的匹配滤波器的实现结构

扩频码（伪随机码,PN码）捕获是扩频通信中扩频码同步的一个重要环节,基于匹配滤波器的捕获方法具有捕获时间短的优势,比较适合短码的捕获和实时通信的场合。为解决数字匹配滤波器资源占用多的问题,根据扩频码取值的双极性特性,针对数据过采样的应用场合,提出了一种基于FPGA实现的数字匹配滤波器的结构。该结构为两级滤波器形式,无乘...     

扩频数字接收机匹配滤波器的设计与实现

介绍了扩频数字接收机中利用匹配滤波器捕获伪码的原理。就某型号接收机对匹配滤波器的原理进行了理论分析．给出了在FPGA中匹配滤波器的软、硬件设计与算法实现。通过对设计电路的实时仿真表明：该匹配滤波器具有设计合理、捕获精度高、使用灵活方便等特点，可应用于其他扩频系统的数字接收机中。     

扩频接收机中数字匹配滤波器的FPGA实现

扩频接收机需要完成快速复杂的信号处理,数字匹配滤波器能方便实现扩频信号的解扩处理,是扩频接收机的核心部分。利用FPGA的高速并行处理能力和全硬件实现的特点,采用VHDL与原理图相结合,完成了扩频接收机中数字匹配滤波器的软件仿真和硬件电路设计。测试结果表明,电路工作稳定可靠,提高了处理速度,减少了硬件延时。     

基于FPGA的直序扩频系统的同步设计

针对直序扩频系统中伪随机码同步捕获的问题,提出了一种扩频码捕获方法,来解决低信噪比条件下伪码序列的捕获问题。首先对直接序列扩频系统做了讨论,而后重点研究了匹配滤波器法的原理及其功能,研究了利用数字匹配滤波器法对扩频码序列进行同步捕获,从而解决了在扩频系统中对伪码的快速捕获,并在Altera公司的Quartus Ⅱ软件平...     

扩频接收机中数字匹配滤波器的设计与实现

数字匹配滤波器可以方便地实现DS扩频信号的解扩处理。文中介绍了数字匹配滤波解扩技术的基本原理,用10万门级的CPLD设计实现了一个码长127位码型可变的3bit量化直接序列扩频数字匹配滤波器。着重分析了前端处理模块、匹配滤波阵列及累加器、相关峰处理等各单元的特点,给出了实现框图,并指明了实现过程中应注意的问题。     

数字匹配滤波器的EDA设计与实现

在无线电台通带内传输直扩信号时解扩是关键技术之一。提出了一种利用数字匹配滤波器进行基带解扩的方案,论述了数字匹配滤波器解扩的基本工作原理和实现方法,给出了基于EDA软件MAX＋plusⅡ设计的数字匹配滤波器芯核顶层电路,其中伪随机码为32位平衡GOLD码。对码片速率为9600chip／s的基带扩频信号解扩的仿真结果表明,该方案正确可行,并最终实现了用于基带解扩的数字匹配滤波器ASIC。     

基于FPGA的扩频接收机中数字匹配滤波器的设计

本文在分析匹配滤波器的工作原理及制约数字匹配滤波器性能的主要参数后,在文献[5]所给出折叠匹配滤波器的基础上设计了一种改进的折叠匹配滤波器结构,该结构具有更好的可实现性和更少的FPGA资源消耗。该设计已经应用于某型号中频数字化直接序列扩频接收机中,并取得了满意的效果。     

高动态扩频信号的载波跟踪技术研究

针对高动态环境下扩频信号的载波捕获与跟踪问题,本文分析了多普勒频移对锁相环、锁频环以及环路滤波器设计的影响,以及高动态环境中载波快速捕获问题,在此基础上提出了一种数字复合软环的设计方法,计算机仿真结果表明这种数字复合软环能有效地解决载波快捕与精跟踪的问题.     

非相干扩频捕获的匹配滤波器参数分析

在直接序列扩频传输系统中,接收端通常利用匹配滤波器实现扩频信号的初始捕获,扩频码同步时匹配滤波器的输出信噪比是决定捕获性能的一个重要因素。针对非相干直接序列扩频信号,通过理论推导和仿真验证得到了匹配滤波器输出信噪比与载波频差、扩频比以及匹配滤波器参数之间的关系,该结论可以为匹配滤波器的设计提供依据。     

高动态扩频信号的载波跟踪技术研究

针对高动态环境下扩频信号的载波捕获与跟踪问题，本文分析了多普勒频移对锁相环、锁频环以及环路滤波器设计的影响，以及高动态环境中载波快速捕获问题，在此基础上提出了一种数字复合软环的设计方法，计算机仿真结果表明这种数字复合软环能有效地解决载波快捕与精跟踪的问题．     

基于SAW技术的扩频信号解扩解调模块设计

介绍了一种基于声表面波技术的扩频信号解扩解调模块的工作原理、模块设计和测试结果。与数字相关器解扩相比,利用声表面波匹配滤波器解扩具有高处理速度和大处理带宽的特点,特别是在实时处理中具有绝对优势。同时,模块采用限幅放大技术可实现信号的大动态范围和高灵敏度接收。     

用四端子器件实现的一种新型直接序列扩频匹配滤波器

提出了用四端子器件实现一种新型结构的直接序列扩频匹配滤波器，根据四端子器件的特点，从结构上分析了新型匹配滤波器结构相对于传统的数字匹配滤波器结构的优越性所在，它既保留了传统数字匹配滤波器的低功耗等特点，同时又具有结构简单的特点，大大减少了器件数目，HSPICE的模拟结果及测试芯片的实验结果验证了系统结构设计的可行性。     

一种用于卫星通信中的PN码快速捕获方法

扩频技术应用于低轨地球卫星通信系统时,由于卫星相对于地面站具有很高的径向速度和加速度,使得接收信号附加了很大的多普勒频率偏移,增加了捕获难度。基于FFT的捕获方法,提出了分段式数字匹配滤波器和FFT捕获相结合的捕获方法。该方法既具有数字匹配滤波器快速捕获的特点,同时也具有基于FFT捕获算法捕获多普勒频率偏移范围大的特点。     

DS-SS数字匹配滤波器原理及实现方法

讨论了用于直接序列扩频数字匹配滤波器(DMF)的结构和基本原理,以及采用FPGA和DSP实现的有关技术问题。     

综合CNI系统中直序扩频子系统的实现

深入讨论了综合ＣＮＩ系统扩频编码，ＭＳＫ调制，匹配滤波，快速同步和信息解调等直序扩频系统中的关键技术实现方法，特别是理论上证明了匹配滤波器可以实现系统的扩频增益，并通过数学分析方法构造出声表面波配滤波器，最后，给出了直扩频子系统的原理实验结果。     

多进制正交扩频在流星余迹通信中的应用

流星通信的允许时间是突发的,一般只有几百毫秒。为了提高通信效率,本文采用多进制正交扩频的方法来 扩大信息传输容量和提高系统抗干扰能力,并提出了用数字匹配滤波器解决多进制正交解扩时的时钟同步问题。     

基于数字匹配滤波器的扩频码捕获技术研究

介绍并分析了匹配滤波器扩频码捕获算法的数字实现方式.数字匹配滤波器（Digital Matched Filter,DMF）在扩频码长较长时,耗费的硬件资源较多,实现困难,针对该问题提出了差动解决方案,在不损失性能的前提下大大降低了DMF的硬件复杂度.针对DMF对多普勒频移过于敏感这一缺点,提出了加窗方案,使得其在同一多普勒频移下输出增益衰减较小.通过仿真,证明了改进方案的优越性.     

基于FPGA高动态GPS快速捕获协处理器设计实现

高动态GPS接收机中,扩频信号捕获是系统的关键技术.由于系统的高动态特性,使GPS信号产生较大的载波多普勒频移和伪码多普勒频移,加大了信号捕获的难度.若采用通常的滑动相关捕获,需要很长的捕获时间;采用传统的全匹配滤波器结构,消耗的硬件资源太大.为提高捕获性能,分析了一种改进的折叠匹配滤波器并采用相干累加和非相干累加相结合的快速捕获方法,对GPS信号进行码相位的并行捕获,详细介绍了基于FPGA的具体实现.