新型无负阻击穿双栅型高压NMOS集成器件

本文讨论了高压NMOS集成器件中负阻击穿观象的机理。给出了发生负阻击穿的判定条件,建立了模型。 采用与目前国际上先进的主流工艺——n阱硅栅等平面CMOS工艺完全兼容的工艺流程,且无需增加任何工艺步骤,研制成一种新型的无负阻击穿的双栅型高压NMCS器件。在栅压为0～10V时,其漏源击穿电压大于300V,最大饱和电流大于0.3mA/单位宽长比(栅压为10V时),导通电阻为44kΩ·单位宽长比(栅压为10V时),具有广泛的应用价值。     

一种与双极型模拟电路兼容的低/高压MOS器件

本文介绍一种与双极IC电路技术完全兼容的低压(CMOS)/高压(VDMOS)器件设计与制备工艺。VDMOS器件阈电压:1～2伏(根据注入剂量调节),漏击穿电压大于150伏。V_(GS)=5V时其跨导大于10m(?),导通电阻小于200Ω,最大输出电流约800mA。同时得到的NPN器件其β≥250,BV_(ceo)≥65V,BV_(CBO)≥90V。CMOS器件性能也合乎要求。利用这种工艺可制作任何低压和高压双极/MOS器件,这对于功率集成、高低压转换与驱动、等离子体显示等方面应用会有很多实用价值。     

GaN基HEMT栅终端场板结构研究

制作了带有栅终端场板结构的GaN基HEMT,研究了击穿电压与场板长度的关系,提取了最佳场板长度为0.4,0.5,0.6μm时所对应的栅漏击穿电压最大,为120 V.研究了栅终端场板对器件小信号特性和大信号的影响,栅终端场板长度0.4μm时,器件特征频率及最大振荡频率减小量最小.在栅宽1 mm、频率8 GHz、无场板器件最大工作电压28 V时,连续波输出功率3.2 W,功率增益4.0 dB,功率附加效率17.0%;栅终端场板器件最大工作电压38 V时,连续波输出功率5.1 W,功率增益4.1 dB,功率附加效率21.0%.     

1OOV高压pMOS器件研制

研制出适用于100V高压集成电路的厚栅氧高压pMOS器件.在器件设计过程中利用TCAD软件对器件结构及性能进行了模拟和优化,开发出与0.8μm n阱标准CMOS工艺兼容的高压工艺流程,并试制成功.实验结果表明,该器件关态击穿电压为-158V,栅压-100V时饱和驱动电流达17mA(W/L=100μm/2μm),可以在100V高压下安全工作.     

1OOV高压pMOS器件研制

研制出适用于100V高压集成电路的厚栅氧高压pMOS器件.在器件设计过程中利用TCAD软件对器件结构及性能进行了模拟和优化,开发出与0.8μm n阱标准CMOS工艺兼容的高压工艺流程,并试制成功.实验结果表明,该器件关态击穿电压为-158V,栅压-100V时饱和驱动电流达17mA(W/L=100μm/2μm),可以在100V高压下安全工作.     

高耐压Si基GaN功率电子器件

基于Si基GaN HEMT材料制作了击穿电压530V、无场板的功率电子器件。器件制作工艺与现有GaN微波功率器件工艺兼容。研究了器件栅漏间距与击穿电压的关系。器件栅宽为100μm,栅漏间距为15μm时,得到的GaN HEMT器件击穿电压530V,最大电流密度536mA/mm。器件的特征通态电阻为1.54mΩ·cm2,是相同击穿电压Si MOSFET器件特征通态电阻的二十五分之一。所制作的6mm栅宽器件击穿电压400V,输出电流2A。该器件的研制为制作低成本GaN HEMT功率器件奠定了基础。     

500V高压集成电路LCH1016的研制

本文采用N阱硅栅CMOS工艺和自绝缘偏移栅高压MOS器件结构，研制出500V高压集成电路LCH1016，重点讨论了高压器件结构对击穿电压的影响及其导通电阻特性，给出了LCH1016的电路逻辑、版图设计及工艺参数控制。     

一种实用的高压BiCMOS关键工艺技术研究

提出了一种实用的高压BiCMOS工艺.该工艺集成了高性能耗尽型NJFET、NPN、VPNP、高压NMOS、高压PMOS、NMOS、PMOS、齐纳二极管,以及铬硅电阻、磷注入电阻等有源和无源器件.NJFET的夹断电压为-1.5 V,击穿电压为17 V;高压MOS管的击穿电压为37 V;齐纳二极管在25 μA时其反向击穿电压为5.5 V.使用该工艺,研制了一款低压差线性稳压器(LDO),基准源静态电流小于1.5 μA.该工艺还可广泛应用于高压A/D、D/A转换器的研制.     

1000V高压P沟扩散自对准MOS集成电路

本项工作的目的是研制一种用于显示驱动的高压p沟MOS集成电路。高压PMOS器件用于等离子显示或真空荧光显示中的电流源驱动器。我们把低压电路和高压PMOS器件集成在同一芯片上。高压PMOS晶体管由横向轻掺杂漂移区(p~-)和在低掺杂浓度衬底(v)上的自对准扩散区(DSA)构成,此外,还加了多层场板以确器件体的高可靠性。我们运用了工艺模拟程序SUPREMⅡ使器件的结构和工艺参数达到最佳。这种高压p沟MOS器件具有1000V漏击穿电压,工作在800V漏源电压时,在0.14mm~2的有源区范围内能提供35mA电流,导通电阻低达1.5KΩ。     

基于传统的CMOS工艺延伸漏极NMOS功率管研究

延伸漏极N型MOS（EDNMOS）是基于传统低成本CMOS工艺设计制造,用N-well作为NMOS漏极漂移区,以提高其击穿电压。用二维器件模拟软件Medicici对该器件进行模拟分析,结果表明有效地提高了NMOS管击穿电压。实验结果表明采用这种结构能使低压CMOS工艺输出功率管耐压提高到电源电压的2．5倍,样管在5V栅压下输出的电流可达到750mA。作为开关管工作,对于1000pF容性负载,其工作电流在550mA时,工作频率可达500KHz。     

100V高压pMOS器件研制

研制出适用于100V高压集成电路的厚栅氧高压pMOS器件. 在器件设计过程中利用TCAD软件对器件结构及性能进行了模拟和优化，开发出与0.8μm n阱标准CMOS工艺兼容的高压工艺流程，并试制成功. 实验结果表明，该器件关态击穿电压为-158V，栅压-100V时饱和驱动电流达17mA (W/L=100μm/2μm) ，可以在100V高压下安全工作.     

100V体硅N-LDMOS器件研究

为了设计一款100 V体硅N-LDMOS器件,通过借助Tsuprem-4和Medici软件详细讨论分析了高压N-LDMOS器件衬底浓度、漂移区参数、金属场极板长度等与击穿电压、开态电阻之间的关系,最终得到兼容体硅标准低压CMOS工艺的100 V体硅N-LDMOS最佳结构、工艺参数.折衷考虑到了击穿电压、开态电阻这一对矛盾体以满足设计指标.通过模拟曲线可知该高压器件的关态和开态的击穿电压都达到要求,开启电压为1.5 V,而且完全兼容国内体硅标准低压CMOS工艺,可以很好地应用于各种高压功率集成芯片.     

国产中高压抗辐照功率MOSFET单粒子效应

功率金属-氧化物半导体场效应晶体管(MOSFET)空间使用时易遭受重离子轰击产生单粒子效应(单粒子烧毁和单粒子栅穿)。本文对国产新型中、高压(额定电压250 V,500 V)抗辐照功率MOSFET的单粒子辐射效应进行了研究,并采取了有针对性的加固措施,使器件的抗单粒子能力显著提升。结果表明：对250 V KW2型功率MOSFET器件进行Bi粒子辐照,在栅压等于0 V时,安全工作的漏极电压达到250 V;对500 V KW5型功率MOSFET器件进行Xe粒子辐照,在栅压等于0 V时,安全工作的漏极电压达到400 V,并且当栅压为-15 V时,安全工作的漏极电压也达到400 V,说明国产中、高压功率MOSFET器件有较好的抗单粒子能力。     

新型双异质结双平面掺杂功率PHEMT

设计并制作了双异质结双平面掺杂的Al0.24Ga0.76As/In0.22Ga0.78As/Al0.24Ga0.76As功率PHEMT器件,采用双选择腐蚀栅槽结构,有效提高了PHEMT器件的输出电流和击穿电压.对于1μm栅长的器件,最大输出电流为500mA/mm,跨导为275mS/mm,阈值电压为-1.4V,最大栅漏反向击穿电压达到了33V.研究结果表明,在栅源间距一定时,栅漏间距对于器件的输出电流、跨导和击穿电压有很大关系,是设计功率PHEMT的关键之一.     

高压MOS集成电路及其应用

本文分析了MOS器件漏耐压低的原因,实现高耐压的途径和高耐压MOS器件的结构,最后着重介绍了偏置栅高压MOS IC的应用.     

1700V碳化硅MOSFET设计

设计了一种击穿电压大于1 700V的SiC MOSFET器件。采用有限元仿真的方法对器件的外延掺杂浓度及厚度、有源区结构以及终端保护效率进行了优化。器件采用14μm厚、掺杂浓度为5×1015cm-3的N型低掺杂区。终端保护结构采用保护环结构。栅压20V、漏压2V时,导通电流大于1A,击穿电压高于1 800V。     

埋栅型SIT和VDMOS的单粒子烧毁效应对比研究

对埋栅型静电感应晶体管(SIT)和垂直双扩散MOSFET(VDMOS)的抗单粒子烧毁(SEB)能力进行了仿真对比研究。利用Medici软件,仿真得到两种器件发生SEB效应前后的漏极电流响应和发生单粒子烧毁效应的临界漏极偏压。仿真结果表明,SIT与VDMOS两种器件常态击穿分别为580 V和660 V,在栅极关断电压为-10 V下,SIT的单粒子烧毁效应临界漏极电压为440 V,远高于VDMOS关断时230 V的临界漏极电压;SIT发生SEB效应时的漏极电流数量级为10-3 A/μm,而VDMOS发生SEB效应时的漏极电流数量级为10-4 A/μm,SIT在抗SEB效应方面比VDMOS具有更大的优势。同类研究少见文献报道。对埋栅SIT样品进行了试制,样品击穿电压为530 V。     

1200V碳化硅MOSFET设计

设计了一种阻断电压大于1 200V的碳化硅(SiC)MOSFET器件。采用有限元仿真的方法对器件的终端电场分布进行了优化。器件采用12μm厚、掺杂浓度为6e15cm-3的N型低掺杂区。终端保护结构采用保护环结构。栅压20V、漏压2V时,导通电流大于13A,击穿电压达1 900V。     

新型双异质结双平面掺杂功率PHEMT

设计并制作了双异质结双平面掺杂的Al0 .2 4 Ga0 .76 As/ In0 .2 2 Ga0 .78As/ Al0 .2 4 Ga0 .76 As功率PHEMT器件,采用双选择腐蚀栅槽结构,有效提高了PHEMT器件的输出电流和击穿电压.对于1μm栅长的器件,最大输出电流为5 0 0 m A/ mm ,跨导为2 75 m S/ m m,阈值电压为- 1 .4 V,最大栅漏反向击穿电压达到了33V .研究结果表明,在栅源间距一定时,栅漏间距对于器件的输出电流、跨导和击穿电压有很大关系,是设计功率PHEMT的关键之一.     

击穿18V的高压LDD PMOS器件的研制

从Synopsys TCAD的软件模拟出发，基于0．8μm标准CMOS工艺，通过重新设计高压N阱，以及优化器件LDD区域注入剂量，成功研制了栅长0．8μm击穿电压达到18V的LDD结构的高压PMOS器件，并实现了低高压工艺的兼容。研制的宽长比为18／0．8的PMOS器件截止电流在500pA以下，阚值电压为-1．5V，-10V栅压下饱和电流为-5．6mA，击穿电压为-19V。器件主要优点是关态漏电小，且器件尺寸不增加，不影响集成度，满足微显示像素驱动电路对高压器件的尺寸要求，另外与其他高压器件相比更容易实现，节约了成本。