共查询到10条相似文献,搜索用时 15 毫秒
1.
2.
3.
为了在扩频通信中实现伪码的快速捕荻,通过对相关积分包络算法的改进,对接收信号未知伪码进行相位搜索,完成了FPGA仿真验证,实现的伪码捕获具有结果误差小、捕获时间短、占用资源少等特点。 相似文献
4.
5.
提出了一种改进的PMF-FFT短码快速捕获方法.该方法将大规模并行相关器与PMF-FFT捕获结构结合起来,利用大规模并行相关器实现接收信号与本地码的分段匹配相关,将部分相关结果进行FFT运算实现对信号载波频偏的搜索,大大提高了PMF-FFT的捕获速度.Matlab仿真结果表明,该方法可以在低的信噪比之下实现对GPS短码的快速捕获.捕获电路的设计基于流水线,资源复用等硬件设计思想,利用较少FPGA资源,在一片FPGA内实现了对短扩频码的实时的快速捕获. 相似文献
6.
匹配滤波器组与FFT结合的伪码快速捕获方案研究 总被引:4,自引:2,他引:2
文中提出了部分匹配滤波器组与FFT相结合的伪码快速捕获的一种实现方案.该方案采用部分匹配滤波器组完成时域内完全并行搜索,同时采用128点FFT以实现频域的部分或完全并行搜索,以增加移位寄存器长度的较小代价去除大规模用以相干累加的SRAM,并且有效降低了FfT的工作时钟频率,便于硬件实现.该方案在一块FPGA上验证通过,并在0.18μm的CMOS的工艺下综合,电路规模是约合150.2万个晶体管,最高工作时钟频率是103MHz.该捕获方案最终等效于13.1万个串行相关器,极大提高了伪码的捕获速度. 相似文献
7.
8.
9.
等和值块扩展最近邻搜索算法(EBNNS)是一种快速矢量量化码字搜索算法,该算法首先将码书按和值大小排序分块,编码时查找与输入矢量和值距离最近的码书块中间码字,并将它作为初始匹配码字.然后在该码字附近上下扩展搜索相邻码字中距输入矢量最近的码字,最后将搜索到的最匹配码字在码书中的地址输出.同时本文对该算法进行了FPGA设计.设计时采用串并结合和流水线结构,折中考虑了硬件面积和速度.结果表明针对所用FPGA器件Xilinx xc2v1000,整个系统最大时钟频率可达88.36MHz,图像处理速度约为2.2 MPixel/s. 相似文献