RS码频域编译码的计算机模拟

频域编译码是近年来由Ｂｌａｈｕｔ等人提出来的纠错码编译方法。本文介绍了在时域和频域编译ＲＳ码的基本方法，并给出了在移动信息道的简单分群Ｍａｒｋｏｖ模型下频域编译码的计算机模拟方法和结果。     

ADSL系统中的RS编译码

考虑到ＡＤＳＬ线路环境中突发干扰对系统性能的影响，可以采用ＲＳ编码改善系统性能。文中给出了实现，ＡＤＳＬ系统ＲＳ编译码的一种方法。     

RS编译码的c语言实现

该文介绍了RS码的基本原理以及编码的硬件实现电路,并结合课题详述了其用C语言实现的编译码过程。     

通用快速RS编译码的设计

提出一种针对通用伽罗华域的快速RS编译码技术。该编译码技术利用了时域编码、频域译码,适用于通用的RS码本原生成表达式。分析表明,该技术与传统的时域编译码相比,复杂度明显降低,但仍具有相同的编译码能力,同时b=1本原生成表达式的RS编译码整系统的复杂度最低,仿真结果与理论分析一致。     

Viterbi算法、RS码编译码算法及其应用

本文对Viterbi算法及RS码编译码算法的研究作一综述,其中特别强调与实现手段相应的算法结构,并预测今后的研究趋势。     

RS编译码电路的可重构性研究

针对当前RS码编译码器通用性差的特点,以可重构的思想,提出了一种根据输入配置信息改变电路结构,满足多种RS码编码标准的编译码结构。介绍了基于线性反馈位移寄存器的编码原理及可重构改进方法。通过乘法和加法的迭代运算实现了伴随多项式的并行运算。采用改进欧几里德算法求解关键方程,运用钱氏搜索算法实现了错误位置的查找,并提出以上两种算法的可重构计算结构。通过分析可以看出:该方案增加了少量的资源开销,满足了多标准的RS码编译需要,具有较好的通用性。     

RS编译码技术在一种数传系统中的应用

从伽罗华域讨论RS编译原理着手，并分析时域，频域编译码原理，着重讨论在数传系统中引用RS频域编译码技术，提高数传系统的可靠性。     

宽带无线接入网中的RS编译码硬件解决方案

提出了欧氏算法和IDFT相结合的RS码流式解码方案,并在FPGA芯片上予以实现。计算机仿真和实测表明,该方案在GF(28)的符号速率可达50MHz以上,最大延时为640ns,满足了高速宽带无线接入网中抗干扰编译码的需求。     

RS码的时域编码/频域译码技术

提出一种RS混合译码技术－时域编码／频域译码，对照单纯的时域编译 码和频域编译码分析了其优越性。这种编译码技术可广泛应用于数字电视信号的传输及其它数字通信场合。     

RS（16,12）缩短码编译码原理及性能分析

在各类数字通信系统以及计算机存储和运算系统经常利用差错控制编码降低误码率,提高通信质量,满足对数据传输通道可靠性的要求。RS码是一种性能优良的前向纠错码,具有同时纠正随机错误和突发错误的能力,它的构造特点决定了其非常适合于纠正突发性错误。文中在阐述RS系统码编译码原理的基础上,提出了RS（16,12）缩短码的编译码方法,利用MATLAB对R S（16,12）缩短码在高斯信道和瑞利信道条件下的纠错能力进行仿真,并分析其纠错性能。     

RS码频域纠错编码在激光对潜通信信道中的实现方法

介绍了信道编码在激光对潜通信系统中的重要作用，介绍了频域编译ＲＳ码的基本方法，并给出了脉冲位置调制信道的ＲＳ码频域编译码的计算机模拟方法和结果。     

(16,12) RS缩短码编译码原理及性能分析

在各类数字通信系统以及计算机存储和运算系统经常利用差错控制编码降低误码率,提高通信质量,满足对数据传输通道可靠性的要求. RS 码是一种性能优良的前向纠错码,具有同时纠正随机错误和突发错误的能力,它的构造特点决定了其非常适合于纠正突发性错误.文中在阐述 RS 系统码编译码原理的基础上,提出了(16,12)RS 缩短码的编译码方法,利用 MATLAB 对(16,12)RS 缩短码在高斯信道和瑞利信道条件下的纠错能力进行仿真,并分析其纠错性能     

探讨数据通信中差错控制编译码（RS码）的软件算法

本文在较为具体地分析了RS码原理与性质的基础上，详细地推导了实现RS码编码、译码的算法过程，并通过实例对编码、译码的算法进行了数据验证。     

一阶RM码的一种简单编译码实现方法

本文在介绍一阶Reed-Muller码（简称RM码）的通用编码和检错、纠错编译码算法的基础上,根据实际工作经验,提出了一种使用查找表方式的简单编译码实现方法,并将其应用于DVB-S2标准的新一代卫星广播信道编解码器设计实现之中。     

循环码编译码方法研究

对循环码的编译码方法及其检错和纠错能力进行了深入的分析和探讨,结合(24,16)循环码进行编码器和译码器的设计,针对所设计的(24,16)循环码进行了BSC信道下的纠错性能仿真分析。     

一种RS码译码器的硬件实现方法

提出了一种RS系统码译码器的硬件实现结构。译码器采用时域译码算法,主要包括有限域并行乘法器、BM迭代算法、适合于缩短码的钱氏搜索算法、错误值计算的硬件电路,其运算结构规则,具有一定的通用性,因此适合于VLSI实现。     

RS码短码的软判决方法

RS码是差错控制领域中一种重要的线性分组码,而相对于普通的硬判决来说,软判决译码具有纠错能力强的优势。针对RS码(15,11),提出了使用Chase算法实现非二进制码的软判决译码方法,并通过计算机模拟,给出在AWGN信道中的译码结果。     

一种基于增强奇偶校验码级联极化码的新型编译码方法

极化码作为一种纠错码,具有较好的编译码性能,已成为5G短码控制信道的标准编码方案。但在码长较短时,其性能不够优异。提出一种基于增强奇偶校验码级联极化码的新型编译码方法,在原有的奇偶校验位后设立增强校验位,对校验方程中信道可靠度较低的信息位进行双重校验,辅助奇偶校验码在译码过程中对路径进行修剪,以此提高路径选择的可靠性。仿真结果表明,在相同信道、相同码率码长下,本文提出的新型编译码方法比循环冗余校验(cyclic redundancy check,CRC)码级联极化码、奇偶校验(parity check,PC)码级联极化码误码性能更优异。在高斯信道下,当码长为128、码率为1/2、误码率为10-3时,本文提出的基于增强PC码级联的极化码比PC码级联的极化码获得了约0.3dB增益,与CRC辅助的极化码相比获得了约0.4 dB增益。     

Turbo码编译码技术

深入地介绍了Turbo码编译码技术,包括:Turbo码编码器的结构、Turbo码的译码器结构、Turbo码的迭代译码算法和Turbo码的性能及其优、缺点。Turbo码编译码技术以其优异的性能和可实现的复杂度特性定有良好的应用前景。     

一种RS码编译码器的FPGA实现方法

介绍了RS[255,223]编译码器的FPGA设计和基于线形反馈移位寄存器的编码器设计,以及由伴随式计算、关键方程求解、钱氏搜索、Forney算法等功能模块组成的译码器。为了实现简单高效的译码器,给出了一种改进的BM算法,该算法避免了求逆运算,提高了译码器处理速度及其硬件可实现性,并给出了仿真时序图。