基于Σ-Δ调制的闭环D类放大器的系统分析

文章提出了一种新型的D类放大器的结构。D类放大器具有效率高的优点,因此在很多功耗低功耗设备中得到应用。但传统的D类放大器是开关型放大器,又是开环系统,所以不可避免的在输出信号中表现出较大的非线性,也无法抑制由于电源波动在输出级引入的噪声。在传统开环放大器的基础上同时引入Σ-Δ调制技术以及闭环系统的概念,可有效抑制了传统开环放大器的非线性,并减小由于电源波动在输出级引入的噪声。文章先以1阶Σ-Δ调制为例,理论分析Σ-Δ调制在闭环系统中对D类放大器非线性和噪声的抑制作用,然后以7阶Σ-Δ调制为例,用Simulink对系统进行建模和仿真,从而验证系统的正确性和有效性。     

用于D类放大器的△∑调制器系统分析与设计

D类放大器具有效率高、功耗低的优点，已逐渐被应用到音频领域。为了克服传统D类放大器的内在缺陷，引入了△∑调制技术以及闭环特性。但由于△∑调制技术的系统设计对整个放大器非常重要，而且设计方法较复杂，因此需要借助于Matlab工具。分析了△∑调制技术对D类放大器的非线性、噪声和EMI等性能的改善，对几种高阶△∑调制器结构进行比较分析，最后制定详细的系统设计方法、步骤，并用Matlab工具进行系统建模与仿真。通过仿真结果，验证了设计系统的有效性，从而为实际电路设计提供基础。     

D类功放中的∑-△调制器分析与设计

设计一种新型低非线性失真拓扑的7阶1-bit∑-△调制器,该调制器可以直接用于模拟音频信号输入带反馈的D类功率放大器中。通过仿真表明,调制器的最大稳定输入值可以达到0．9,信噪比可达到130dB以上,即采用这种调制器的D类功放可实现90％的功率转化效率和高保真的音质。同时从新的角度阐释了高阶1-bit∑-△调制器的工作原理和设计过程。     

一种基于二阶Σ-Δ调制的D类放大器的设计

D类放大器具有高效率、低功耗的优点,因此在便携式设备中得到广泛应用.然而,传统的D类放大器一般都是开环结构,其非线性和低电源抑制比已成为不可避免的问题.在传统结构的基础上引入Σ-Δ调制技术,可有效改善非线性和低电源抑制比.文章对传统结构和基于Σ-Δ调制的结构进行比较,在一阶Σ-Δ调制的基础上,引入一种新颖的2阶Σ-Δ调制技术,最后制定了详细的系统设计方法,采用Charter 0.35 μm工艺进行仿真.仿真结果验证了设计的有效性.     

∑-△调制技术在小数分频锁相环中的应用

从小数分频频率合成器中小数杂散的产生入手,分析了高阶数字∑-△调制对量化噪声的高通整型特性,从而有效地解决了小数分频锁相环的杂散问题。最后用硬件电路实现了基于∑-△调制的小数分频频率合成器,频率范围为2400-2510MHz,频率步进125kHz,在偏离主频1kHz时相位噪声优于-99dBc／Hz,换频时间小于100μs。证明了该频率合成器是一种简单实用、高性价比的频率合成器。     

宽带∑-△A/D转换器中数字抽取滤波器的设计与验证

无线便携式移动设备与宽带intemet接入技术的发展,对∑-△A/D转化器的带宽要求越来越高。文中结合前端5阶宽带乏△调制器,设计了一种降低功耗与面积的数字抽取滤波器,应用于宽带高精度AD转换器中。MATLAB／simulink仿真结果表明,经过数字抽取滤波器滤波后信噪比为97．8dB,通带边界频率为1．8MHz,最小阻带衰减为70dB,通带内波纹0．0025dB,可满足设计要求。∑-△A/D转换器高精度、低功耗的优点,可广泛应用于中特种设备检验检测仪器仪表中。     

一种∑△音频DAC的设计

设计了一种用于移动通信终端的13bit,8kHz采样的∑△DAC。数字部分的∑△调制器只用了2个加法器实现,占用芯片面积很小。通过直接驱动D类功放,芯片最大输出功率为98mW。仿真表明功放输出效率为86．2％,最大信噪比为80dB。     

斩波调制∑-△ ADC噪声分析

分析斩波调制∑-Δ ADC噪声传递函数,找出影响斩波调制∑-ΔADC的关键噪声源。根据各个关键噪声源的传输特性,建立完整的数学模型。使用MATLAB验证了该数学模型。结果表明,斩波调制在有效抑制OPAMP的1/f噪声的同时,不会调制高频热噪声进入信号带。同时选取恰当的斩波频率,避免寄生量化噪声由于斩波调制进入信号带内而恶化斩波调制∑-ΔADC噪声指标。     

∑-△调制小数分频器的设计

∑-△调制小数分频器合成器是在数字锁相小数分频频率合成技术的基础上，运用现代数字技术对小数分频频率合成而引入的相位杂散进行有效的处理，克服了用传统方法处理而带来的结构复杂、调试困难及成本较高等诸多难点，从而在军用和民用上都得到了广泛的应用。∑-△调制小数分频器是∑-△调制小数分频合成器的关键电路，文中给出了∑-△调制小数分频器详细的数字电路结构，对其工作原理、系统结构及系统工作模式作了详尽的分析，最后采用ASIC实现了∑-△调制小数分频器。     

用于过采样Σ-△ A/D转换器的Σ-△调制器

分析并讨论了过采样∑-△A/D转换器中一阶、二阶及高阶级联结构的∑-△调制器的性能特点,并编写C语言程序进行行为级仿真,用PSpice进行电路级仿真,利用MATLAB工具对其结果进行分析.结果表明,∑-△调制器具有噪声整形特性,可以提高基带内的信噪比,且三阶级联结构中1-1-1结构性能最优.∑-△调制器与过采样技术相结合可构成高精度、低成本的A/D转换器.     

用于MEMS传感器的三阶∑-△调制器设计

提出一种基于CIFB结构的新型三阶2-1级联∑-△调制器,设计了各级参数和数字校正电路,分析了积分器运算放大器的压摆率对信号带宽的影响;利用Matlab Simulink,对该调制器进行行为级仿真.在过采样率为128、输入信号带宽为50 kHz时,可达到93.8 dB的信噪比和15.30住的精度.该结构具有输入信号低失真的优点,可用于MEMS传感器的数据处理电路.     

∑-△调制技术在小数分频器中的应用

小数分频技术解决了锁相环频率合成器中鉴相频率和输出频率分辨率的矛盾。但一般的小数分频技术引入了严重的小数杂散问题。因为△-∑调制技术对噪声具有整形的作用，把∑-△调制技术应用在小数分频频率合成器中，与传统的PLL（锁相环）频率合成器相比具有明显的优越性，他可以提供很宽的频率范围、极高的频率分辨率、较低的单边带相位噪声以及良好的杂散性能。     

数字高阶△-∑调制频率合成器的分析与实现

由小数分频频率合成器中相位累加器与数字一阶△-∑调制器的等效性出发，用ADS软件仿真证实了高阶数字△-∑调制对量化相位噪声的高通整型功能，从而有效地解决了小数分频的杂散问题。最后硬件电路实现了基于△-∑调制的小数分频跳频频率合成器，频率范围为590～1000MHz，在偏离主频10KHz时相噪优于-93．76dBc／Hz，频率分辨率可以小于100Hz，转换时间小于50μs，在跳频频率间隔1MHz时每秒可达2万跳。     

∑-△模数转换器研究进展

扼要介绍了Sigma-Delta(∑-△)模数转换器(ADC)的工作原理,总结了国内外该类型模数转换器最新的研究进展,并讨论了目前主要的研究方向.     

基于∑△调制的频率合成器及其性能

∑△模数变换器使用内部１位置化器就能提供较高分辨率的输出，将∑△调制技术应用于频率合成器中，能较好的提高频率合成器的频率覆盖范围，相位噪声及频率分辨率，定量地分析了∑△调制频率合成器的性能，给出了实现方法。     

基于ADF4157的∑-△小数分频锁相环频率合成器设计

该文应用ADF4157PLL集成芯片实现∑-△小数分频锁相技术,重点讨论了1.35GHz～2.35GHz频段∑-△小数分频频率合成的原理和实现方法.其相位噪声曲线图与传统的FPGA合成算法实现的结果基本一致.实验数据充分证明了∑-△小数分频PLL集成芯片可以替代传统的FPGA合成算法,具有易调试、集成度高、一致性好等优...     

一种单环5阶高精度音频△-∑ A/D转换器

采用英飞凌0.11 μm CMOS工艺,实现了一种用于音频范围的高精度△-∑ A/D转换器.调制器采用1位量化的5阶单环前馈结构,ADC过采样率为256.A/D转换器模拟调制器工作于5V电压,数字滤波器工作于1.2V电压,整体功耗为20.52 mW,版图面积3.1 mm2.仿真结果显示,设计的A/D转换器在20 kHz信号带宽内达到108.9 dB的信噪失真比,有效位数为18位.     

用于D类放大器的ΔΣ调制器系统分析与设计

D类放大器具有效率高、功耗低的优点,已逐渐被应用到音频领域。为了克服传统D类放大器的内在缺陷,引入了ΔΣ调制技术以及闭环特性。但由于ΔΣ调制技术的系统设计对整个放大器非常重要,而且设计方法较复杂,因此需要借助于Matlab工具。分析了ΔΣ调制技术对D类放大器的非线性、噪声和EMI等性能的改善,对几种高阶ΔΣ调制器结构进行比较分析,最后制定详细的系统设计方法、步骤,并用Matlab工具进行系统建模与仿真。通过仿真结果,验证了设计系统的有效性,从而为实际电路设计提供基础。     

AD7190：∑-△模数转换器

ADI推出新款模数转换器AD7190，实现了数据速率和无噪声分辨率的最佳组合，使工业设备制造商能够提高精密测量仪器仪表的工作速度和精度。AD7190 ∑-△ADC在40mV-5V的整个输入电压范围内，当速率高达2．4kHz时可实现优于真16bit的无噪声分辨率。     

基于∑-△调制的分数频率综合器杂散分析

详细介绍了∑-△调制技术并对其抑制分数频率综合器杂散的性能进行了深八分析。