一种FPGA的高速IP验证方法研究与实现

当前高速串行通信技术已被广泛地应用于电子、计算机等各个领域，高速信号质量的好坏决定了整个系统的好坏，因此对高速信号的验证变得极其重要。现场可编程门阵列（FPGA）作为高速串行通信中不可取代的高性能新品，对电子信息系统的先进性、安全性和可靠性起到决定性作用。FPGA内部集成多个高速知识产权（IP），因此对FPGA的高速IP进行验证测试变得尤为重要。通过误码率测试仪（IBERT）核来监控和评估高速IP，介绍了IBERT的基本功能、实现方法，以及高速串行收发器（GTX）的工作原理和验证方法。同时基于KC705平台搭建验证环境，使用IBERT核调整激励参数，对FPGA的高速串行接口进行验证，并对其误码、抖动和眼图进行详细的分析。实验证明，该方法大大地提高了IP的评估质量和效率。     

在CPLD中实现高速异步串行通信

利用CPLD实现高速异步串行通信的方法,主要适用于必须使用高速异步串行通信,而对误码率要求又不是很高的应用环境,如基于RS485协议的共线语音通信系统。     

基于IBERT在Vritex-7 GTX的测试实验研究

采用集成式误码率测试器在Xilinx Virtex-7系列的高速串行吉比特收发器上进行测试,并介绍了测试原理和测试方法。同时,根据实验测试结果,得到一种快速找到最佳改善通信质量的相关参数的方法,为后续的基于Xilinx FPGA的千兆以太网控制器、板卡之间的高速串行信号传输的设计与实现提供了相应的测试基础。     

基于 RocketIO自定义传输协议在高速串行通信中的设计与实现

为了便于工程应用,提高数据传输速率,以Xilinx公司Virtex5系列FPGA内嵌的RocketIO为物理层,实现了基于自定义传输协议的两种设计---高速收发器的设计与高速串行接口的设计,并对两种设计进行了简要分析,指出了适用的不同场合．以高速信号采集为实例,在IS E开发环境中实现了基于自定义传输协议的高速串行接口,用Chipscope捕获数据并对其进行分析,得出基于RocketIO的自定义传输协议在高速串行通信中可靠性高,误码率低于10-13．     

一种新的8B／10B编码电路设计

高速串行数据传输中广泛采用8B／10B编码。为得到结构简单、易于大规模集成的编码电路,文中在深入分析8B／10B编码内在相关性和逻辑关系的基础上,采用ECL结构和0．6μmBiCMOS工艺,设计了8B／10B编码电路。并将该编码电路应用于传输速率400Mb／s的高速串行数据发送器中。与现有8B／10B编码方法相比,仿真结果表明采用该方法实现的编码电路逻辑运算量小、速度快;实测结果表明该编码电路具有误码率低、可靠性高等优点。     

基于FPGA的高速串行通信接口研究

针对主从式结构的高速串行通信需求,设计一种基于现场可编程逻辑阵列(FPGA)的高速串行通信接口方案,由FPGA实现双缓冲先进先出(FIFO)存储器及多通道异步收发器(UART)的扩展等通信接口功能,根据主从控制器间的通信协议完成串行通信软件设计,由ARM控制UART在3.125Mbps波特率下稳定工作,满足了主从控制器之间的高速串行通信要求。     

TD-LTE中基于GTX的数据交互的设计

基于对TD-LTE射频一致性测试仪中FPGA与FPGA之间高速串行数据通信技术的研究,设计了一种基于FPGA的GTX收发器的高速数据传输方案并采用XINLINX公司的VIRTEX-6 GTX实现。主要阐述了用于解决高速数据交互问题的GTX基本原理和实现过程。经过仿真、综合、板级验证、调试等工作,该设计方案实现了数据的正确传输并已应用于TD-LTE射频一致性测试系统的开发中。     

空间激光通信中高速伪随机序列及多路器

在开展综合信息系统演示试验前,为了实现激光通信系统的单独测试,需对模拟的各种载荷选择性输出及对误码率进行测试。研制了一种基于FPGA的嵌入式智能多路器及高速伪随机序列生成器,设计高速并串转换电路及时钟电路实现高速伪随机序列的传输,速度可达3 Gbps,用于误码率测试。其中高速的伪随机序列速率智能可调,速率范围为750 M到3 G。设计兼容多种电平的差分多路器,数据传输的类型通过多路器选择性输出,输出的电平为固定的LVPECL。如:视音频的串行数据流,伪随机序列,模拟数据源。     

板间高速数据传输接口的设计与实现

为了解决板级间并行接口无法满足高速率数据传输的问题,提出了基于FPGA的高速串行光纤数据传输的设计方案。采用Virtex-7系列FPGA作为主控芯片,通过芯片内部集成的高速串行收发器GTX连接SFP+光模块,进行了高速串行接口设计,并介绍了Aurora串行传输协议的设计。通过分析Xilinx专用调试工具集成比特误码率测试仪IBERT对光纤链路的测试以及Chipscope抓取板卡上的实际测试结果,在硬件上实现了串行传输速率为10 Gbps的光纤数据传输。     

基于RocketI O的高速光收发器的设计与实现

基于Xilinx公司的Virtex-6系列FPGA的Rocket IO,设计了包含高速收发器和高速串行接口的高速串行通信模型及Virtex-6系列FPGA的硬件平台。以Rocket IO为编码工具,实现了速率达6.25Gb/s的高速串行通信,给出了仿真结果和Chipscope在线调试实验结果,误码率低于10-12。     

VxWorks下多串口卡驱动程序设计

以基于OX16PCI958串口芯片的多串口卡驱动为例,分析了VxWorks串口驱动的层次和机理,研究了tty驱动和底层SCC驱动的工作原理。通过对基于OX16PCI958芯片的多串口通信驱动程序的实际编写与参数定制,给出了PPC体系结构微处理器的串口驱动程序设计基本方法、步骤,并指出了该方法对基于VxWorks的安全平台实现高速串行数据通信及安全处理的实用价值。     

一种高速光纤图像实时采集卡的设计(本期优秀论文)

据图像观测的需要,基于高速串行通信机制,利用光纤通信技术及PCI EXPRESS技术,实现高速光纤图像的实时采集显示.着重讲述了高速串行光纤信息的解析及收发,同时介绍了桥芯片本地总线读写操作实现过程.测试结果表明,该设计能满足高速光纤图像实时采集的要求,工程使用反馈表现良好.     

基于FPGA的高速数据采集系统设计

设计了一种以FPGA为主要控制芯片并通过串口与PC机进行数据通信的高速数据采集系统。FPGA内各个逻辑模块利用Verilog HDL语言进行设计,通过各功能模块分别实现高速模数转换芯片控制、数据采集处理以及与PC机之间的数据通信。系统发挥FPGA的并行数据处理能力,较传统以DSP和单片机为主要处理芯片的数据采集系统更能满足高速度、高稳定性、高实时性等要求。     

SPCP多线程串口通信软件设计

主要介绍了利用VC++开发环境设计Windows下串口通信程序以及SPCP(简单串口通信协议)的设计。软件采用Win32多线程技术和自定义消息机制的异步串口通信的方法设计,在此基础上加入自定义串口通信协议,保证了通信的可靠性和稳定性。     

基于OpenVPX的高速集成处理器USB接口设计

文章针对传统通用串行总线(USB)接口器件存在的数据传输速率低、无法满足USB接口数据的快速传输需求问题,展开高速集成处理器USB接口的设计研究。通过基于OpenVPX的高速集成数据处理、USB接口连接方式设计、USB接口寄存器初始化,实现USB接口的高速通信。通过实验证明,该USB接口与USB 3.0接口相比有效提高了对数据传输的速率,满足数据实时高速传输需要。     

基于MFC串口服务器的网络控制系统研究

基于MFC平台的开发,文章设计并研发了通信规约的网络串口服务器。本服务器一般用于管理嵌入式下位机的设备,服务器设计和进展主要体现在网络服务器串行的构建,其中包括构建和通信协议的开发,网络服务器通过通信从下位计算机接收传输数据连接,对下位机的最新状态进行实时显示,对返回的数据进行处理、分析。串口服务器的作用是利用串口通信接收下位机传导过来的数据进行相关操作。该种服务器既可以分开运行又可以相互配合。     

基于FPGA的高速串行光纤图像传输检测平台

采用FPGA作为高速串行光纤图像传输系统的核心,利用Rocket IO串行传输技术,根据自定义的光纤图像传输协议,搭建了检测平台;在EDK开发工具下,通过对FPGA进行SOPC设计,实现检测平台的软件设计,并实时输出检测结果。阐述了检测平台的系统总体设计思想,对检测平台的硬件设计、软件设计、SOPC设计、高速串行光纤图像传输技术进行了详细说明,并对自定义的光纤图像传输协议、检测实验等进行介绍。经过实验测试结果表明,检测平台工作在3.125Gb/s的串行传输速率上,平台运行稳定、可靠;利用该检测平台,实现了图像经过板件间高速串行传输的检测、经过系统级间串行传输的检测,以及经过多个串行传输系统后的检测,达到了检测的目的。     

基于VC＋＋串口通信的设计与实现

随着控制技术的高速发展与日趋成熟,各类控制系统的规模越来越大,功能模块越来越多,因此,系统中各个功能模块之间能否实现可靠通信成了整个系统协调而稳定工作的关键。而串行通信则是各类通信方式中最基本、最常用、最可靠的一种。在此采用VC＋＋开发软件,基于Win32API函数进行的串口设计与实现,实验结果证明数据交换正常,系统运行稳定可靠。     

基于FPGA的RS232异步串行口IP核设计

为增加系统稳定性,减小电路板面积,提出一种基于FPGA的异步串行口IP核设计。该设计使用VHDL硬件描述语言时接收和发送模块在XilinxISE环境下设计与仿真。最后在FPGA上嵌入UARTIP核实现电路的异步串行通信功能。该IP核具有模块化、兼容性和可配置性,可根据需要实现功能的升级、扩充和裁减。     

基于FPGA的RS232异步串行口IP核设计

为增加系统稳定性.减小电路板面积.提出一种基于FPGA的异步串行口IP核设计.该设计使用VHDL硬件描述语言对接收和发送模块在Xilinx ISE环境下设计与仿真.最后在FPGA上嵌入UART IP核实现电路的异步串行通信功能.该IP核具有模块化、兼容性和可配置性.可根据需要实现功能的升级、扩充和裁减.