AD6636在宽带数字中频接收机中的应用

数字下变频技术是软件无线电的关键技术之一.本文介绍了AD公司新近推出的高性能数字下变频（DDC）器件AD6636的主要特性和工作原理,通过对宽带和窄带信号滤波器的仿真结果,提出了在数字中频接收机（DIFR）的设计中,能够利用AD6636片内高精度的数字正交下变频器和抽取滤波器,同时利用FPGA实现宽带滤波,可以弥补AD6636的宽带滤波性能较差的缺陷,从而实现宽带数字滤波.     

基于FPGA的数字下变频器的设计

采用软件无线电思想,设计和实现了基于FPGA的数字下变频器,应用于数字中频接收机中,主要完成信号的下变频、多速率抽取和滤波等功能。采用自上向下的模块化设计方法,将数字下变频的功能划分为不同的模块,通过VHDL语言和IP核设计各功能模块。通过ISE和Matlab工具对数字下变频器进行了仿真设计,在FPGA硬件平台上进行了测试验证,结果表明:数字下变频器稳定可靠、通用性强、灵活性高,满足数字中频接收机的设计要求。     

基于FPGA的宽带数字频率综合器的实现

随着软件无线电技术的应用,为了在现场可编程门阵列(FPGA)内灵活的实现超外差宽带数字接收机,本文提出了一种基于FPGA的宽带数字频率综合器的实现方法,可以在宽带高模数转换(AD)采样频率范围内,利用宽带数字频率综合器产生的频率与基于多相滤波的数字下变频相结合,完成需要频点的零中频正交变换,便于宽带数字接收机高灵敏度电子侦察检测.     

数字下变频器在软件无线电接收机中的应用

在软件无线电（Software Radio)接收机中，数字下变频器（Digital DownConverter-DDC)技术是其核心技术之一。数字下变频技术是将宽带大数据流信号变成窄带低数据流信号，以便DSP实时处理。文章指出，作为过渡阶段的软件无线电，用数字变频器实现中频段的处理任务。着重介绍了其主要功能，内部结构的抽取滤波的特性。最后，以Interial公司的可编程DDCHSP50214B为例，给出了软件无线电接收机的原理图。     

宽带数字下变频器的FPGA实现

为了解决宽带数字接收机中高速采样器数据速率与现有DSP器件处理能力之间的失配问题,提出了一种基于多相滤波的宽带正交数字下变频器的解决方案。利用FPGA具有并行高速计算的能力,适合多相滤波技术,并行多路正交数字下变频。结合FPGA处理的特点优化了设计,节省了FPGA消耗的资源。经过理论分析和工程实践,验证了该方案设计的合理性和正确性,以及实现的可行性和有效性。     

一种宽带中频数字信道化侦察接收机方案

该文提出了一种使用数字信道化技术的宽带中频软件无线电侦察接收机方案,探讨了数字信道化技术的原理和应用,分析了设计方法和FPGA实现。     

宽带数字下变频和重采样处理Matlab仿真与FPGA实现

宽带数字下变频(DDC)和重采样处理可应用于成像雷达和电子对抗宽带侦查等领域的新型宽带数字接收机设计中,讨论了基于多相滤波结构的宽带DDC和重采样滤波处理的高效实现方式,并通过一个设计实例进行Matlab仿真和FPGA实现,给出了仿真和实现结果,该方法可应用于当前新型宽带数字接收机宽带数字解调设计。     

基于FPGA的数字下变频的设计与仿真

为了使卫星导航接收机能在各类干扰环境下正常工作．进行抗干扰导航接收机的研究势在必行。而数字下变频技术是进行抗干扰的前提。本文首先介绍了数字下变频器的原理,分析研究了基于FPGA的软件无线电数字下变频技术的实现方法并且通过仿真验证该实现方法的正确性。     

一种基于FPGA的数字下变频器

介绍一种用FPGA实现的中频数字化接收机数字下变频器,重点介绍了数字下变频器原理、能够降低运算工作量的多相滤波处理结构和分布式算法,给出了设计应用的实例。     

基于FPGA的数字信道化接收机的研究及实现

本文讨论了软件化电子战侦察接收机多信号处理问题。使用多相滤波的宽带数字化接收设计技术，可以提高接收机的实时处理能力，提高全概率截获能力。本文讨论基于多相滤波的信道化接收机的基本原理及实现方案，给出了基于FPGA的数字信道化接收机的实现方法，实验结果证明了该方法是有效的。     

基于Simulink的数字下变频器设计及其FPGA实现

数字下变频是数字接收机中一个重要组成部分,实现将高速ADC转换后的数字信号进行抽取和滤波,得到低速的数字基带信号.针对传统模拟接收机系统带宽较窄,系统体积大,同时缺少灵活性的缺点,本文利用MATLAB的Simulink工具箱结合Altera公司的DspBuilder软件,仿真和设计了一体积较小(只需要一片FPGA)、可...     

一种多模式合成孔径雷达数字接收机

针对一种多模式极化合成孔径雷达（SAR）,给出了中频数字接收机工作参数选择,混频滤波方法,实现了三种带宽信号的数字正交解调。通过分析同相、正交通道误差对正交解调性能的影响,确定了滤波器最佳设计准则。最后给出了基于FPGA的实现结构,仿真试验结果表明中频数字接收机性能比一般模拟接收机有显著提高。     

基于FPGA的雷达数字接收机设计与实现

现代雷达系统对接收机提出了更高的要求,数字接收机技术是实现高精度宽带雷达接收系统的一种有效途径.文中研究了数字接收机的相关理论和技术,介绍了数字下变频,数控振荡器、级联积分梳状滤波器和抽取.给出了一种基于FPGA的数字接收机实现方案,进行了分析和仿真,给出了测试结果.     

数字合成孔径雷达接收机设计

为了解决模拟合成孔径雷达接收机带来的幅相不平衡等诸多问题,设计了一种基于高速A/D转换和FPGA高速信号处理的数字合成孔径雷达中频接收机.该设计结构简单、信号带宽大、镜频抑制比高.对多相滤波正交解调算法进行了改进,给出了数字中频接收机的工作原理和系统结构框图,设计了基于Virtex-4 FPGA的信号处理模块.仿真验证结果表明该设计完全符合系统设计参数的要求,可以应用于高分辨率合成孔径雷达.     

基于System Generator的数字滤波器实现与优化

FPGA是数字信号处理的理想器件,数字信号处理涉及到大量滤波器的设计与实现。本文详细介绍了基于System Generator的数字滤波器的设计与实现,并且根据FPGA的特性对滤波器进行了优化。     

基于FPGA的匹配滤波接收机实现技术研究

高效数字匹配滤波器设计是数字接收机中提高信噪比改善系统信号处理性能的一项关键技术。数字匹配滤波器在通信和雷达接收机中应用广泛,文中分析了匹配滤波接收机的基本原理,介绍了QPSK信号匹配滤波接收机的FPGA实现过程,并给出了基于Xilinx ISE 8.2i的Test Bench Waveform仿真结果。     

一种四通道PMC宽带数字接收机的设计与实现

介绍了一种通用宽带四通道数字接收机PMC背板的设计与实现.该设计用ADI公司的AD6645(14 bit,80 Msam-pie·s-1/105 Msample·s-1)作为模数转换器件,采用专用DDC芯片ISL5416和StratixⅡ系列的FPGA级联的结构,用PCI9656作为PCI接口芯片,板卡为标准PMC板型.文中给出了板卡的原理结构和性能指标的测试结果等.实践表明,该数字接收机具有精度高、使用灵活、处理和互联能力强等优点.     

模块化FPGA设计在某雷达接收机中的应用

首先介绍了雷达接收机和数字中频接收机原理,在此基础上针对某连续波测速雷达接收机,提出一种基于模块化FPGA设计方案,并详细讨论了信号处理模块的设计,该方案使得FPGA单元易于分块编写和分块调试,提高了设备的灵活性。     

基于DSP Builder的数字AGC设计

数字AGC(自动增益控制)是数字中频接收中的重要辅助电路。数字中频接收机中设置AGC的目的,在于使接收机的增益随着信号的强弱进行调整,或者保持接收机的输出恒定在一定范围。通过利用数字AGC技术。采用Matlab/Simulink基于模型的设计方法,算法设计和仿真使用基于Simulink的数字信号处理模型库DSPBuilder,通过硬件在回路仿真,在FPGA中实现数字AGC,下载验证结果与仿真结果到达一致。     

基于FPGA的DDC设计及仿真

在软件无线电数字接收机中,从AD前端采集过来的数字信号频率高达72 MHz,如此高的频率使得后端DSP不能直接完成相关的数字信号处理任务。因此合理的设计基于FPGA的DDC,以降低数字信号频率,方便后端DSP实时完成相关的数字信号处理任务就显得尤为重要。在很多数字信号处理系统中,数字信号频率是非常高的,而后端数字信号处理器件几乎不能满足系统的实时性要求,此时通过合理的设计DDC就可以解决上述问题。