一种高精度∑-ΔA/D转换器的数字滤波器设计

设计了一种用于高精度音频∑-ΔA/D转换器的数字滤波器.该滤波器由级联梳状滤波器(CIC)、补偿滤波器和半带滤波器组成.设计中采用了乘法器分时复用技术以减少电路面积.设计的滤波器可实现128/64两种抽取率,其性能可满足该∑-ΔA/D转换器的要求.     

一种适合∑-△A／D转换器的FIR数字滤波器

讨论了一种用于∑-△A／D转换器的固定系数半带（half-band）FIR数字滤波器，分析了其线性相位特性和低通滤波特性，给出了频率仿真结果，以及在Cadence设计系统中的电路和版图实现。     

一种用于音频系统单环多比特△∑ D/A的设计

在1.8 V电压下,使用UMC 0.18 μm混合信号工艺,设计实现了一个用于音频系统的19位20 kHz数模转换器(DAC),其中包括了一个单环多比特△∑调制器和一个用于平滑效果的开关电容滤波器(SCF);仿真结果表明,在64倍过采样率、5 bit信号量化时,DAC能够实现17.22 bit的转换精度,模拟电路部分功耗只有6.9 mW,考虑到数字部分,功耗和品质因素(FOM)值P/(2 × BW×2ENOB)≤3 pJ/step;芯片版图面积约为1.4 mm × 1.6mm.     

一种用于A/D或D/A过采样转换器的数字滤波器

介绍一种可用于语音处理的低功耗、高速率的抽取和内插数字滤波器的集成电路设计方法.设计中充分降低了硬件复杂度,提高了硬件利用效率.数字滤波的核心运算在乘加运算功能块内进行,节省了硬件耗费,并改变了内存寻址方式,降低了功耗.     

18位过采样∑△A／D变换器设计

本文介绍１８位精度音频（带宽２０ｋＨｚ）过采样∑△Ａ／Ｄ变换器．文中根据精度、阶数和过采样比关系，设计了４阶２－２结构∑△面调制器，在设计梳状抽频滤波器和波数字滤波器时分别应用了模数定理和硬件复用技术．在１．２μｍＣＭＯＳ工艺设计完成后，电路的结构和精度通过ＥＬＤＯ模拟器和Ｃ模拟器得到了验证．     

一种16位音频∑△ A/D转换器

提出了一种16位立体声音频新型稳定的5阶∑△A/D转换器.该转换器由开关电容∑△调制器、抽取滤波器和带隙基准电路构成.提出了一种新的稳定高阶调制器的方法和一种新的梳状滤波器.采用0.5μm 5V CMOS工艺实现∑△A/D转换器.∑△A/D转换器可以得到96dB的峰值SNR,动态范围为96dB.整个芯片面积只有4.1mm×2.4mm,功耗为90mW.     

宽带∑-△A/D转换器中数字抽取滤波器的设计与验证

无线便携式移动设备与宽带intemet接入技术的发展,对∑-△A/D转化器的带宽要求越来越高。文中结合前端5阶宽带乏△调制器,设计了一种降低功耗与面积的数字抽取滤波器,应用于宽带高精度AD转换器中。MATLAB／simulink仿真结果表明,经过数字抽取滤波器滤波后信噪比为97．8dB,通带边界频率为1．8MHz,最小阻带衰减为70dB,通带内波纹0．0025dB,可满足设计要求。∑-△A/D转换器高精度、低功耗的优点,可广泛应用于中特种设备检验检测仪器仪表中。     

20位∑-△A/D转换器的设计

文章介绍了20位、5V单电源过采样∑-△A/D转换器,根据精度与阶数和过采样比的关系,设计了4阶蒡-驻调制器。在∑-△调制器中添加了局部负反馈,使转换器能对满量程(FS)输入信号进行精确转换;在梳状滤波器后面添加了补偿电路,补偿梳状滤波器在基带内的衰减,使基带内的纹波小于0.001dB。本电路采用0.6滋mCMOS工艺,电路的结构和精度通过了HSPICE、STAR-SIM等EDA软件的验证。     

一种用于过采样∑-△ A／D转换器的抽取滤波器

采用0．8μm CMOS工艺，实现了一种用于过采样∑-△ A／D转换器的数字抽取滤波器。该滤波器采用多级结构，梳状滤波器作为首级，用最佳一致逼近算法设计的FIR滤波器作为末级，并通过位串行算法硬件实现。芯片测试表明，该滤波器对128倍过采样率、2阶∑-△调制器的输出码流进行处理得到的信噪比为75dB。     

一种单环5阶高精度音频△-∑ A/D转换器

采用英飞凌0.11 μm CMOS工艺,实现了一种用于音频范围的高精度△-∑ A/D转换器.调制器采用1位量化的5阶单环前馈结构,ADC过采样率为256.A/D转换器模拟调制器工作于5V电压,数字滤波器工作于1.2V电压,整体功耗为20.52 mW,版图面积3.1 mm2.仿真结果显示,设计的A/D转换器在20 kHz信号带宽内达到108.9 dB的信噪失真比,有效位数为18位.     

一种用于基因预测的FIR数字滤波器

数字信号处理技术已经用于DNA(DeoxyriboNucleic Acid)序列中的基因分析与识别.本文利用数字滤波器对基因序列进行分析和预测,根据基因序列周期3bp(base pair),设计了一种具有窄带选通特性的FIR(Finite Impulse Response)数字滤波器,对基因序列进行滤波,与IIR(Infinite Impulse Response)数字滤波器计算的结果对比,获得了较好的仿真结果.     

一种用于过采样∑-△DAC和D类音频功率放大器的插值滤波器设计

本文提出了一种用于过采样∑-△DAC和D类音频功率放大器的插值滤波器的设计方法,利用此方法设计出了一个4倍的插值滤波器.     

具有近似线性相位特性的多相波数字滤波器的设计

不考虑相位失真,而要求满足比较苛刻的振幅特性的时候,和FIR滤波器比较起来,采用 IIR 滤波器,计算量要小很多.但对某些IIR滤波器,采取适当的方法,也可以使其相位失真变得很小.本文提出一种新的设计方法,用来设计振幅响应完全满足设计要求,而相位特性用Chebyshev 近似来实现的多相波数字滤波器.这种方法的关键在于确定通带中的若干衰减零点.文中对需要的最小衰减零点数作了估计.实例表明,用这种方法设计的滤波器,时延小,相位特性非常接近线性.     

∑-△A／D转换器中抽样滤波器的设计和优化

为降低∑-△模/数转换器(ADC)的功耗和面积,在分析和比较不同梳状滤波器实现结构的基础上,提出了一种优化的梳状滤波器结构.基于TSMC 0.18μm CMOS标准单元库,进行了电路仿真和综合.实验结果表明,采用该结构可比传统的CIC结构节省36%的面积和50%的功耗.同时,根据抽样滤波器总功耗的分布,提出了对其整体结构的优化方法.     

△-∑A/D转换器中数字下变频解调器的设计与实现

从集成电路设计技术的角度,介绍了△-∑A／D转换器中数字下变频解调器的原理和集 成实现方法。采用CSD码,用CIC滤波器、半带滤波器,实现了16位△-∑A／D转换器中的抽取器。 对所设计的HDL代码进行了综合及仿真。结果表明,设计达到了精度要求,且具有速度快、面积小 的特点。     

一种高性能的∑-△A／D转换器的设计

提出了一种高速高分辨率的过采样率可配置的四阶基于2-1-1级联拓扑结构的Sigma Delta A／D转换器的设计方法。设计采用的是0．18μm CMOS混合工艺，模拟电路和数字电路的供电电压分别为3．3V和1．8V。该转换器的采样时钟速率最高可以达到64MHz，过采样率可以配置为32、16两种方式，当过采样率为32时，可达到115dB的无杂散动态范围和95dB的信噪比，总功耗约为200mW。     

一种设计对数FIR数字滤波器的方法

本文提出了一种设计具有等波纹对数幅度响应的线性相位ＦＩＲ数字滤波器的方法,该设计方法以多次交换算法为基础。在给定通带与阻带误差比、通带误差和阻带误差三种情况下讨论该设计方法。介绍几个低通对数ＦＩＲ滤波器的设计例子,来说明该设计方法的效率。     

一种用于数字音频的插值滤波器设计

设计了一种应用于数字音频的插值滤波器。该滤波器采用多相插值原理,硬件电路包括并行数据输入接口、8倍插值器、16倍采样保持电路,实现对输入音频信号(PCM码)的128倍过采样。滤波器电路由VerilogHDL语言实现,利用SYNOPSYS提供的EDA工具进行仿真、综合,并通过FPGA验证,结果表明该电路能满足性能要求。     

一种Σ-Δ A/D转换器抽取滤波器的设计

设计了一种Σ-ΔA/D转换器中的数字抽取滤波器。该滤波器应用于音频范围,采用多级多采样率的结构,由梳状滤波器、补偿滤波器以及两个半带滤波器组成。滤波器系数用标准符号编码实现,减少了乘法单元的使用。采用Simulink模拟过采样128倍的4位调制器输出;用Verilog编写用于测试的滤波器代码。在Matlab中分析滤波器输出码流,得到的信噪比为101 dB,能够满足高端音频A/D转换器的要求。