共查询到10条相似文献,搜索用时 31 毫秒
1.
基于AES和DES算法的可重构S盒硬件实现 总被引:5,自引:0,他引:5
密码芯片的可重构性不仅可以提高安全性,而且可以提高芯片适应性.S盒是很多密码算法中的重要部件,其可重构性对密码芯片的可重构性有重大影响.文章在分析AES和DES算法中S盒硬件实现方法的基础上,利用硬件复用和重构的概念和相关技术,提出了一种可重构S盒(RC-S)结构及其实现方法.实验结果表明RC-S可用于AES算法和DES的硬件实现.基于RC-S的AES、DES密码模块规模分别是AES、DES模块的0.81/1.13,性能分别是DES/AES的0.79/0.94. 相似文献
2.
李可长 《计算机测量与控制》2012,20(3):830-832,835
针对分组密码可重构设计中关键模块的详细实现问题,深入研究了分组密码算法中可重构逻辑单元的划分,以及需要实现的常用功能模块;利用可重构原理,设计了分组密码算法中的加法模块和S盒的重构实现方案,给出了详细的实现原理图;为了提高运行速度,给出了在重构结构下的流水线设计;经实验测试表明,设计的重构功能模块在进行加法运算时最高可提高8倍速度,进行S盒查表时,资源节省达52%。 相似文献
3.
可重构分组密码处理结构模型研究与设计 总被引:2,自引:0,他引:2
随着信息技术的发展和网络规模不断扩大,网络通信等应用对数据加解密处理提出了更高的要求,可重构计算是将可重构硬件处理单元和软件可编程处理器结合的计算系统.因此采用可重构计算技术来设计密码处理系统,使同一硬件能够高效灵活地支持密码应用领域内的多种算法.同时满足了密码处理对性能和灵活性的要求,提高了密码系统的安全性.论文在分析分组密码算法处理结构的基础上,结合了可重构结构的设计思想和方法,提出了一种可重构密码处理结构模型RCPA,并基于该模型实现了一款验证原型.原型在FPGA上成功进行了验证测试并在0.18μm CMOS工艺标准单元库下进行逻辑综合以及布局布线.实验结果表明,在RCPA验证原型上执行的分组密码算法都可达到较高的性能,其密码处理性能与通用高性能微处理器处理性能相比提高了10~20倍;与其他一些专用可重构密码处理结构处理性能相比提高了1.1~5.1倍.结果说明研究的RCPA模型既能保证分组密码算法应用的灵活性又能够达到较高的性能. 相似文献
4.
5.
基于可重构S盒的常用分组密码算法的高速实现 总被引:1,自引:0,他引:1
DES、3DES和AES是应用最广泛的分组密码算法,其可重构性和高速实现对可重构密码芯片的设计具有重要影响。该文分析了这3种算法的高速硬件实现,利用流水线、并行处理和重构的相关技术,提出了一种可重构S盒(RC-S)的结构,并在此基础上高速实现了DES、3DES和AES。基于RC-S实现的DES、3DES和AES吞吐率分别可达到7Gbps、2.3Gbps和1.4Gbps,工作时钟为110MHz。与其它同类设计相比,该文的设计在处理速度上有明显优势。 相似文献
6.
7.
8.
随着复杂环境信息物理系统的更加开放,数据的安全传输问题备受关注.轻量级分组密码算法是保证信息物理系统数据安全传输的重要方法之一,但其仍存在软件实现速率低、硬件实现复杂和灵活性缺乏等问题.针对上述问题,提出了一种基于四分支的广义Feistel结构的高性能轻量级分组密码算法.相较于传统的广义Feistel结构算法,该算法进行了以下优化:1)采用由模加、循环位移和异或3种操作组合成的ARX (modular addition, rotation and XOR)结构替换传统广义Feistel结构中的S盒(非线性替换层)和P盒(线性置换层),简化了算法的轮函数结构; 2)增加非对称双子密钥以处理每轮加密的明文中间状态,使得中间状态不存在未处理的分支,提高了算法的安全性; 3)设计了可扩展的轮常数加模块,提高了算法的灵活性; 4)分支中增加混淆扩散结构fx,加快了算法的混淆和扩散速度;5)灵活设计了6个版本的轻量级分组密码算法,以适应不同位数的CPU平台.实验和分析表明,该算法实现效率高,具有良好的混淆和扩散能力,以及较高的安全性. 相似文献
9.
10.
利用遗传算法构造S-盒 总被引:1,自引:0,他引:1
S(substitution) -盒是许多分组密码算法中的唯一非线性映射 ,它的密码强度决定了整个密码算法的安全强度。目前多采用m -序列、幂函数等方法来构造S -盒 ,但对于构造性能优良的 8× 8S -盒上述方法并不十分有效。本文采用遗传算法构造S -盒 ,引入约束条件减小了S -盒的搜索空间 ,提高了搜索S -盒的效率。实验结果表明 ,该方法可以快速搜索到大量能够较强地抵抗差分密码分析和线性密码分析的S -盒 相似文献