基于DSP的实数FFT算法研究与实现

介绍了一种实数快速傅里叶变换(FFT)的设计原理及实现方法,利用输入序列的对称性,将2N点的实数FFT计算转化为N点复数FFT计算,然后将FFT的N点复数输出序列进行适当的运算组合,获得原实数输入的2N点FFT复数输出序列,使FFT的运算量减少了近一半,很大程度上减少了系统的运算时间,解决了信号处理系统要求实时处理与傅里叶变换运算量大之间的矛盾．同时,给出了在TMS320VC5402 DSP上实现实数FFT的软件设计,并比较了执行16,32,64,128,256,512,1024点实数FFT程序代码与相同点数复数FFT的程序代码运行时间．经过实验验证,各项指标均达到了设计要求．     

TMS320C6678的超长点FFT并行计算方法

针对DSP平台算法移植时遇到的超长点FFT实现和运算效率问题,本文结合TI公司的TMS320C6678的DSP,利用FFT的分解算法和L2内存段高效的访存效率,将DSP内存数据EDMA搬移与FFT分解计算相并行,设计出一种超长点FFT计算并行处理方法,通过262144点FFT计算描述了该方法的具体实现过程,将DSP计算...     

数据全并行FFT处理器的设计

讨论了基4和混和基算法的FFT处理器设计问题，提出的操作数地址映射方法充分利用了FFT算法本身的同址性质，能同时提供蝶形运算所需的4个操作数，具有最大的数据并行性，按照旋转因子存放规则，蝶形运算所需的3个旋转因子地址相同，且寻址方式简单，运算部件采用3个乘法的复数运算算法，有效减少了运算部件的大小，它既可以作基4蝶形运算，也可以同时进行2个基2蝶形运算．采用Altera公司的EP200K400E，工作频率达到89MHz，1024点16位复数FFT需要14．1μs，4096点需要67μs。     

高性能FFT设计与实现

快速傅里叶变换（FFT）在数字信号处理领域得到广泛应用，采用ASIC实现FFT变换可以实现系统高性能、低功耗、小型化。提出了FFT处理器芯片电路设计与实现方法。该芯片采用基4算法、流水线结构及16路并行运算等方法提高了处理速度，在系统时钟为80MHz的情况下，完成4096点复数FFT运算只需25μs。     

基于FPGA的新型浮点FFT处理器设计

针对现有FFT算法结构复杂、难以并行扩展的问题,提出了一种改进的FFT算法,在此基础上设计了一种基于浮点运算的FFT处理器,并进行了仿真验证。结果表明,新算法大大简化了系统结构,减少了系统的硬件开销,非常容易并行实现,且显著提高了运算效率,完成一次N点的FFT运算只需要N/2个时钟,完全满足实时信号处理的要求。     

q×2m的高速FFT处理器设计

对非2次幂长度的海量数据FFT处理器设计,采用补零技术会造成巨大硬件资源的浪费,且影响算法性能．提出了一种适合于硬件实现,可处理数据长度为q×2“的FFT算法（q为非2质数）以及基于此算法的FFT处理器设计方法．提出的操作数地址映射方法充分利用了算法的同址特性,使得在最少的存储空间需求下,达到最大的数据并行性;设计的混合运算单元有效地统一了混合基和q点DFT运算,减少了运算部件的资源占用率,使得多个运算单元的并行成为可能．仿真结果表明,计算16位20480点DFT运算需要7181个时钟周期,系统频率达到了105MHz．不仅有效地扩展了FFT处理器的数据处理范围,同时满足SAR等实时系统对处理速度的要求．     

q×2m的高速FFT处理器设计

对非2次幂长度的海量数据FFT处理器设计,采用补零技术会造成巨大硬件资源的浪费,且影响算法性能.提出了一种适合于硬件实现,可处理数据长度为q×2m的FFT算法(q为非2质数)以及基于此算法的FFT处理器设计方法.提出的操作数地址映射方法充分利用了算法的同址特性,使得在最少的存储空间需求下,达到最大的数据并行性;设计的混合运算单元有效地统一了混合基和q点DFT运算,减少了运算部件的资源占用率,使得多个运算单元的并行成为可能.仿真结果表明,计算16位20480点DFT运算需要7181个时钟周期,系统频率达到了105 MHz.不仅有效地扩展了FFT处理器的数据处理范围,同时满足SAR等实时系统对处理速度的要求.     

TMS320C54X系列DSP上FFT运算的实现

在电子设备中数字信号处理技术越来越多地得到应用,而FFT运算是数字信号处理技术的基石,FFT运算主要由DSP来完成,DSP的FFT运算程序的编写是一项重要工作,但FFT算法程序的编写调试费时费力.TI公司提供了以TMS320C54x系列芯片为基础的DSPLIB库函数,包含FFT运算,使在TMS320C54x系列芯片上进行FFT运算变得容易,本文就DSPLIB函数库进行介绍并就使用方法进行详细说明.     

TMS320C54X系列DSP上FFT运算的实现

在电子设备中数字信号处理技术越来越多地得到应用,而FFT运算是数字信号处理技术的基石,FFT运算主要由DSP来完成,DSP的FFT运算程序的编写是一项重要工作,但FFT算法程序的编写调试费时费力。TI公司提供了以TMS320C54x系列芯片为基础的DSPLIB库函数,包含FFT运算,使在TMS320C54x系列芯片上进行FFT运算变得容易,本文就DSPLIB函数库进行介绍并就使用方法进行详细说明。     

在MSP430F1611上实现周期图谱分析及校正

基于FFT的周期图谱分析方法可以有效地从含有噪声的信号中提取有用信息;但是,由于低功耗单片机的速度和内存有限,所以无法实时地完成FFT运算。为此,我们采用汇编语言编制FFT程序。采用定点运算来减少运算量和存储量;采用先判断再移位的方式,既防止了数据溢出,又保证了足够的计算精度,从而在MSP430F1611上实现了2048点FFT。其精度和实时性满足仪表的要求,并成功应用于低功耗、两线制数字涡街流量计。     

基于超大规模FPGA的FFT设计与实现

在宽带数字接收机中,需要对数字检波输出的信号流进行实时FFT运算。提出了一种用于宽带数字接收机的基于Xilinx的Virtex-IV芯片的高速FFT的设计与实现方法,采用了多级串行流水线结构及优化的数据存取方式,设计出用单片FPGA实现了2048点实数的FFT方案。其完成2048点FFT的时间约为4.57μs,能很好地满足系统处理的实时性要求,在工程实践中有很大的应用前景。     

基于FPGA的通用FFT处理器的设计

介绍了一种通用的可以在低端或是高端的FPGA上实现N（N=2M,M=2,3,4…）点FFT变换的方法。设计采用基4布斯编码算法和华莱士树算法设计完成了16X16位有符号数并行乘法器,并采用此并行乘法器为核心设计了FFT算法中的基-2蝶形运算单元,设计了串并转化模块、并串转换模块、移位选择模块、溢出检测模块和地址与控制模块等其它模块,并以这些模块和FPGA内部的双口RAM和ROM为基础组成了基-2FFT算法模块。整个模块采用基-2时域抽取,顺序输入,逆序输出的方法;利用Modelsim完成了FFT模块的前后仿真;利用Matlab编写了用于比较仿真结果和Matlab中FFT函数产生的结果的程序,从而验证了仿真结果的正确性。该模块最后能够在Cyclone EP1C6Q240C8型FPGA上稳定运行在60MHz。整个FFT模块能够在183μs左右完成1024点的16位定点复数FFT运算,能够满足一般工程的要求。该方法也可以用于实现更低点数或是更高点数的FFT运算。     

非基2情况下的GPS捕获算法优化

本文根据GPS捕获过程中相关运算的计算速度要求,针对常用频域FFT算法速度快、但规定采样点的点数N必须为2的整数幂的缺点,分析了如何利用Colley-Tukey算法对部分可分解的N值的相关运算进行优化,从而在时域算法保证精确度,同时又在速度上接近FFT算法.本文最后在Matlab环境下对算法进行验证.     

OFDM系统中傅里叶变换的硬件实现方法

在宽带OFDM系统中,FFT处理器是一个重要组成部分。文章介绍了一种适合OFDM系统的高效FFT处理器的VLSI设计方法,针对高效的特点采用了改进的Radix-4DIT算法,乒乓RAM的设计思想,以及流水线结构。根据Radix-4算法的特点,在基4运算单元CU(Computing Unit)设计,存取地址混序,每级迭代控制,数据对齐等方面也有一些特点。文章针对256点,36bit位长,浮点复数进行FFT运算。目前,此FFT处理器已经通过了FPGA验证,处理能力为100MSPS。     

基于FPGA的FFT处理器的设计

本文主要研究基于FPGA的数据处理系统,内部包含一个1024点的FFT处理单元.FFT部分采用基四算法,五级级联处理,并通过CORDIC流水线结构使硬件实现较慢的复乘运算转化为移位和加减运算.双端口RAM、只读ROM全部内置在FPGA芯片内部,使整个系统的数据交换和处理速度得以很大提高,合理地协调了资源和速度之间相互制约问题.     

在IBM微机上提高FFT软件运算速度的方法

本文讨论了在8088／86＋8087微机上提高FFT软件运算速度的技术途径，并根据优选的算法编制了相应的汇编语言子程序。测试结果：1K点的复序列浮点FFT运算只需要1．5s的时间。     

CCS上FFT运算的实现

FFT运算是数字信号处理技术的基础,DSP经常要用到FFT的运算,但FFT算法程序的编写调试费时费力。TI公司提供了以TMS320C28x系列芯片为基础的CCSFFTLibrary库函数,该库函数专门用于FFT运算,使在TMS320C28x系列芯片上实现FFT变得容易,本文就在CCS软件仿真器模式情况下对FFTLibrary库函数进行介绍并就使用方法进行说明。     

一种火焰检测系统的信号处理方法

设计了一种用于热能设备的火焰检测系统处理信号的方法.系统以AVR单片机为核心芯片,信号放大处理电路采用多级放大器与多路ADC通道相结合,实现自适应增益调整,以提高输入动态范围.火焰信号强度用输入信号的统计平均值表示,火焰信号的频率用快速傅里叶变换(FFT)进行分析计算.在FFT运算中,利用定点运算和查表法简化计算过程,降低资源消耗,提高运算速度,在300 ms时间内完成了512个采样点的定点FFT运算,频率分辨率为1 Hz,保证火焰信号检测的实时性、精度和可靠性.     

一种基于并行计算的快速FFT IP核设计

介绍了使用二维RAM和128个蝶形运算模块并行处理实现高速FFT（快速傅立叶变换）算法的突破性技术。该处理器可以支持最大32K的点复数FFT变换（实部和虚部各16位）,转换时间为70μs,技术指标居国际先进水平。     

雷达电子战系统的宽带数字波束形成实时实现

雷达电子战信号系统中宽带数字波束形成算法在工程中难以实时实现。要满足算法实时性要求主要面临两个瓶颈:其一是长点FFT运算量较大,难以实时实现;其二是多波束电子扫描时运算模块间实时数据传输量过大,难以保证实时传输。提出了一种应用在基于RapidIO总线信号处理平台的宽带数字波束形成的实时实现方案。该方案采用了FFT的二维分解算法,利用分模块流水线方法实现了长点FFT实时运算。采用分频段宽带数字波束形成算法,有效减少了多波束电子扫描时运算模块间实时数据传输量。该方案应用在基于RapidIO总线的数字信号处理平台的实时性能分析和算法仿真结果验证了该方案的可行性。该方案在雷达电子战系统应用中具有一定的理论研究意义和工程应用前景。