原始状态在时序逻辑电路设计中的应用研究

原始状态的确定对于时序逻辑电路的设计而言十分重要,本文通过对设计实例设计过程中原始状态的分析和确定,完善了时序逻辑电路的设计步骤,使时序逻辑电路的设计思路更加清晰。     

时序逻辑电路ASIC化PLA模型设计法（一）

专用可编程集成电路（ASICApplicationSpecificIntegratedCircuit）是速度快、集成度高、用户可编程的逻辑器件。近几年，在数字系统和计算机外围接口电路设计中ASIC得到了广泛的应用。本文给出的用PLA模型设计时序逻辑电路的方法不同于传统的时序电路设计方法，更适用于ASIC实现时序逻辑电路。文中给出了经过仿真和验证、功能正确的设计实例电路。     

异步时序逻辑电路的设计方法探讨

在传统的同步时序电路设计方法的基础上,提出了一种新的异步时序电路的设计方法。该方法直接从时序电路的时序波形图,获得触发器的触发脉冲;根据时钟信号作用下引起的状态转换,填写次态卡诺图。其特点是原理简单,易于理解,使设计更加直观清楚。     

时序逻辑电路设计的经典案例教学探究

围绕时序逻辑电路设计中串行数据检测器这一教学案例进行探讨,分析了传统和两种改进型电路的设计缺陷及其逻辑抽象本质,通过将传统设计方法和实用的电路设计相结合,能够把时序逻辑电路设计中涉及的逻辑抽象、状态等价、状态化简等概念实例化,教学内容的理论体系更完整、教学过程的逻辑性更强,有助于激发同学们夯实理论知识体系、解决实际问题的创新性思维能力。     

基于时钟设计的异步时序逻辑电路设计法

基于时钟设计的异步时序逻辑电路设计法，根据电路状态转换规律，立足电路中各位触发器时钟设计，使电路完成所要求的逻辑功能，从而避免了求解电路状态方程，驱动方程。     

第八讲 用Verilog-HDL做CPLD设计—时序逻辑电路的实现

在第七讲中，已经介绍了组合逻辑电路的实现。组合逻辑电路的特点是：在任意时刻，电路产生的稳定输出仅与当前时刻的输入有关。时序逻辑电路则与它不同，其特点是：在任意时刻电路产生的稳定输出不仅与当前时刻的输入有关，而且还与电路过去的输入有关。本讲中将介绍时序逻辑电路的实现。     

时序逻辑电路设计法在数字图像显示控制器中的应用

１概述数字时序电路广泛应用于家用电器、工业电器等,几乎在电子新产品开发过程中都会碰到数字时序电路的逻辑设计问题。数字时序电路逻辑设计常用的设计步骤如图１所示。其中过程１,２,３难度最大,特别是输人、输出。状态反馈等信号比较多时,状态图、状态表变得十分庞杂,稍有疏忽就会造成错误［１］。另外用这种方法设计过程中很难验证所画所建的状态图、表的正确性。只有当电路实现完成后才能进行功能验证,所以设计周期长、损耗大。为了克服上述缺点,提高首次设计的成功率,文中提出一种直观。高效时序电路逻辑设计法,并通过设计…     

异步时序逻辑电路分析方法的研究

首先对异步时序逻辑电路的特点和分类进行描述,接着从具体的操作步骤、结果的表现方式等方面结合具体实例阐述其一般的分析方法和新出现的分析方法:计算分析法和卡诺图分析法,并对计算分析法进行改进,以期能够更好地指导异步时序电路的分析。通过实例分别阐述3种分析方法,并进行对比,在保证分析结果的前提下,改进的计算分析法分析异步时序逻辑电路时不用考虑时钟信号,使分析变得简单;而卡诺图分析法使分析过程思路清晰,状态转换更加直观化。     

时序逻辑电路失效分析

利用液晶热点定位和电压衬度像等技术手段,准确定位了一时序逻辑电路的失效部位,结合电路原理分析以及芯片版图,详细解释了器件失效模式与失效现象的关系,并对其失效原因进行了实验验证.结果显示,电压衬度技术可以直观地显示逻辑电路内部某点的逻辑状态,在失效定位以及失效模式确认方面起重要作用;时序逻辑电路失效后存在电势竞争现象,本失效案例表明,当电路中某点出现"1"和"0"的电势竞争时,该点表现为"1".     

一种基于时序逻辑电路的延时开关设计

时序逻辑电路设计是《数字电子技术》课程中一个难度大、综合性高的部分,它综合了组合逻辑电路和时序逻辑电路的内容。在进行状态机设计时,随着输入逻辑变量的增加,状态数目将呈指数倍急剧增加,这会使整个设计变得复杂且容易出错。以一个延时开关控制器的设计为例,提出了一种状态机输入变量简化的方法,降低了设计过程的复杂程度。     

基于数据选择器和D触发器的多输入时序电路设计

为了探索多输入时序逻辑电路的简便实现方法,介绍了基于数据选择器和D触发器的多输入时序逻辑电路设计技术。即将D触发器和数据选择器进行组合,用触发器的现态作为数据选择器选择输入变量、数据选择器的输出函数作为触发器的D输入信号,构成既有存储功能又有数据选择功能的多输入端时序网络。由触发器的现态选择输入变量、所选择的输入变量决定触发器的次态转换方向。该方法适合实现互斥多变量时序逻辑电路,且在设计过程中不需要进行函数化简。     

米里电路设计中的状态化简问题

本文讨论了米里电路设计中的状态化简问题，指出状态化简后的电路有可能不能正常工作，给出了状态化简的适用条件和使用注意事项。     

基于VHDL的数字逻辑电路设计

分析了硬件描述语言VHDL的特点、结构和描述;说明了基于VHDL进行数字逻辑电路设计的方法;结合实例介绍了VHDL在数字逻辑电路设计中的应用方法。     

低电压Charge-Recovery逻辑电路的设计

提出了一种新的适用于低电压工作的 sem i- adiabatic逻辑电路—— Dual- Swing Charge- Recovery L ogic(DSCRL) .该电路由 CMOS- latch- type电路及负载驱动电路构成 ,对负载的驱动为 full- adiabatic过程 .DSCRL 的电源为六相双峰值脉冲电源 ,低摆幅脉冲用于驱动负载 ,高摆幅脉冲用于驱动 CMOS- latch- type电路 .降低负载上摆幅时驱动负载的 NMOS管的栅压可以保持不变 ,有效地解决了传统的 adiabatic电路在低电压工作时 charge- re-covery效率降低的问题 .文中比较了 DSCRL 电路与部分文献中的 semi- adiabatic电路的功耗 ,DSCRL 在低电压工作方面