RSA/ECC密码协处理器的硬件实现

给出了一种公钥密码协处理器的结构,既可以计算定义在Fp上的椭圆曲线的点乘运算,也可以计算应用在RSA中的模幂运算,支持域长度不超过256比特的ECC,长度不超过2 048比特的RSA。该协处理器具有结构简单、实现方便、稍加调整即可满足用户对面积的要求等特点。     

基于VLIW的并行可配置ECC协处理器结构研究与设计

采用专用指令密码处理器的设计方法,提出了一种基于超长指令字(VLIW)的并行可配置椭圆曲线密码(ECC)协处理器结构.该协处理器结构对点加、倍点并行调度算法进行了映射,功能单元微结构采用了可重构的设计思想.整个ECC协处理器具有高度灵活性与较高运算速度的特点.能支持域宽可伸缩的GF(P)与GF(2m)有限域上的可变参数Weierstrass曲线.实验结果表明,GF(p)域上192 bit的ECC点乘运算只需要0.32ms,比其它同类芯片运算速度提高了1.1～3.5倍.     

GF(2m)上椭圆曲线密码协处理器的快速实现

在分析椭圆曲线密码体制的基础上,给出了椭圆曲线密码体制基本运算单元的硬件设计方案,基于FPGA实现了一种GF(2m)上椭圆曲线密码协处理器.采用双端口RAM技术完成了协处理器与微控制器的挂接,并且根据微控制器不同的指令调度,协处理器能够完成椭圆曲线密码体制5种基本运算操作.实现结果表明,该协处理器能够适应160≤m≤400范围内任意有限域的选取,能较好地满足数字签名和数据加解密中的应用要求.     

素数域椭圆曲线密码在智能卡上的设计与实现

椭圆曲线密码体制具有密钥短,安全性高的特点,十分适合在智能卡上使用.针对智能卡存储与计算能力有限的特点,分析了选择素数域椭圆曲线密码的原因,并提出一种基于RSA基本运算的ECC实现方案.通过该方案,可以利用已有的RSA智能卡平台所提供的运算协处理器实现素数域上的ECC算法.详细分析了椭圆曲线密码实现过程中的各个细节,并针对倍点与点加这两个基本运算,设计出针对智能卡的实现方案,该方案可以最大程度节省智能卡存储空间.最后给出了素数域椭圆曲线签名算法在智能卡上实现的实验数据,证明设计的实现方案是高效的.     

并行可配置ECC专用指令协处理器

采用软硬件结合的方法,给出一种基于VLIW的并行可配置椭圆曲线密码体制（ECC）专用指令协处理器架构。该协处理器采用点加、倍点并行调度算法,功能单元微结构采用可重构的思想,具有高度灵活性与较高运算速度,能支持域宽可伸缩的GF（p）与G只2″）有限域上的可变参数Weierstrass曲线,签名认证算法可升级。实验结果表明,GF（p）域上192bit的ECC点乘运算只需0．32ms,比其他同类芯片运算速度提高了116％～350％。     

基于智能卡的RSA与ECC算法的比较与实现

智能卡上的常用公钥算法为RSA和ECC算法。分别阐述了两者在带有加密协处理器的智能卡平台上的实现过程．包括RSA算法中模幂运算、模乘运算的实现;ECC算法中基域的选择、坐标系的选择、标量乘法和域算术运算的实现。并在In6neon的SLE66CLX系列智能卡芯片上实现了多种密钥长度的RSA和ECC算法,时两种算法的时间和空间效率进行了比较．根据比较结果指出了两者的优劣。     

一种通用GF(2m)模乘加速器的快速实现

在椭圆曲线密码体制(ECC)中,有限域GF(2m)上模乘运算是最基本的运算,加速模乘运算是提高ECC算法性能的关键。针对不同不可约多项式广泛应用的现状,提出了一种通用GF(2m)模乘加速器设计方案。该加速器通过指令调度的方式,能快捷地完成有限域上模乘运算。实现结果表明,该设计完全适用于智能卡等应用要求。     

基于RISC-V的SM2点乘运算协处理器设计

针对SM2国密算法在有限域上大数运算结构复杂、运算开销大的问题，通过研究SM2国密算法在二元扩域下的椭圆曲线点乘运算及其相关基础运算，设计了一种基于RISC-V指令集的椭圆曲线点乘运算加速协处理器。协处理器采用三级流水线结构，提高了计算效率。处理器内部集成9条自定义指令，可协助支持RISC-V的主处理器快速完成SM2国密算法。Vivado仿真结果表明，本设计各流水级功能正常，将协处理器烧录至Xilinx XC7A100T FPGA上，在200 MHz频率下运行结果正确，达到预期目标。     

并行结构的椭圆曲线密码算法实现

介绍了椭圆曲线密码算法中的基本运算--点加、点倍算法的选取及用点加点倍并行实现点乘的方法,提出了在一个CPU两个公钥运算核的SoC系统中点加、点倍并行计算完成点乘的思想,并给出了一种在椭圆曲线密码系统(ECC)中的高效点乘运算的具体实现.该设计使得ECC运算比普通算法在效率上提高60%以上.     

基于专用指令集的椭圆曲线密码协处理器

在分析各种椭圆曲线密码(ECC)算法结构特点的基础上,提取不同算法的典型操作,研究算法操作间的并行性,提出两路模乘与两路模加减实现ECC算法的方案。给出一种基于超长指令字结构的专用指令集密码协处理器的设计方案,并进行指令结构的并行化设计。实验结果显示,该设计能够达到ECC运算处理高效性与灵活性的折中。     

SM2专用指令协处理器设计与实现

国家商用密码算法SM2是基于椭圆曲线密码学(ECC)而制定的公钥密码协议,已被国际标准化组织(ISO)确立为国际标准.在实际应用中,SM2算法计算过程的复杂性使其面临实现效率低的问题,并且在实现过程中还会出现与密钥相关的侧信道信息泄露.为了解决上述问题,设计了一种适用于SM2的专用指令硬件协处理器.协处理器包含接口逻辑...     

GF(2~m)上椭圆曲线密码体制的硬件实现

特征为2的有限域GF(2m)较适合椭圆曲线密码算法的硬件实现。该文通过对GF(2m)上模运算的分析,将所有的模运算转化成模乘和模加,并对LSD乘法器的进行了改进,所设计的运算单元能进行GF(2m)上所有的模运算,利用该运算单元所实现的椭圆曲线密码算法具有面积小,速度快的优点,适合用于处理能力和存储空间受限的设备中。     

采用DSP的工控机高速运算协处理器模板

本文介绍了一种以DSP单片机TMS320C25为核心的高速运算协处理器模板，采用该模板可以大幅度提高现有STD工控机的算术运算速度，从而为高性能复杂控制算法在工业现场的实际应用提供了一条新的实用途径。     

Co-Processor for evolutionary full decision tree induction

In this paper a co-processor for the hardware aided decision tree induction using evolutionary approach (EFTIP) is proposed. EFTIP is used for hardware acceleration of the fitness evaluation task since this task is proven in the paper to be the execution time bottleneck. The EFTIP co-processor can significantly improve the execution time of a novel algorithm for the full decision tree induction using evolutionary approach (EFTI) when used to accelerate the fitness evaluation task. The comparison of the HW/SW EFTI implementation with the pure software implementation suggests that the proposed HW/SW architecture offers substantial DT induction time speedups for the selected benchmark datasets from the standard UCI machine learning repository database.     

基于椭圆曲线密码体制的安全电子邮件系统

基于椭圆曲线的公钥密码体制是密码学研究的一个新课题,这种密码体制具有速度快、安全性高的优点。该文构造了一类椭圆曲线加密算法,并设计了基于该算法的安全电子邮件系统。     

电子政务中基于椭圆密码体制的电子签章系统

基于椭圆曲线的公钥密码体制是密码学研究的一个新课题,这种密码体制具有速度快、安全性高的优点。该文构造了一类椭圆曲线数字签名算法,并设计了基于该算法的电子签章系统。