基于BWDSP100的传播分簇算法研究与实现

BWDSP100是一款SIMD和VLIW架构高性能DSP,它的指令级并行性主要通过指令分簇和软件流水来实现。本文针对BWDSP100的特点,提出了一种新的分簇算法——传播分簇,该算法考虑了负载均衡和特殊ABI规则,不会产生簇间转移指令。实验结果表明,该分簇方法在Open64编译器上的实现可以取得比传统方法更好的效果。     

基于VLIW DSP的可重定向编译器设计与实现

本文给出了一种基于VLIWDSP的快速移植编译器的方法,详细讨论了Trimaran架构中的关键技术：Elcor、模拟器以及定制目标机指令和操作码,成功移植了基于BWDSP100芯片单簇体系结构的编译器,很大程度上缩短了开发周期。     

基于多核处理器BWDSP1042的FFT性能优化

博微DSP1042(BWDSP1042)是我国自主研发的一款高性能数字信号处理器.现阶段,由于BWDSP硬件计算资源和访存带宽限制,通过调优快速傅里叶变换(Fast Fourier Transform,FFT)算法结构运算时间仍可减少.基于高性能多核BWDSP1042体系架构以及指令编排原则,优化了基-2FFT算法结构,在充分利用硬件资源的同时减少了FFT算法的运算时间.使用Matlab程序验证FFT汇编算法的正确性,并与BWDSP100、C6678函数库中的FFT算法的实际运行周期进行对比.研究结果表明,512点、1024点、2048点定点复数FFT算法的运算时间比BWDSP100函数库中的FFT和C6678函数库中的FFT均缩短了一倍多.     

基于BWDSP100的高性能FFT实现

在数字信号处理(DSP)中,快速傅里叶变换(FFT)起着非常重要的作用。对于针对信号处理应用而开发的处理芯片来说,FFT的性能优劣表征着芯片实际性能的高低。BWDSP100是一款针对数字信号处理及嵌入式应用的处理器。如何在BWDSP100指令框架下,针对该芯片硬件特点展开FFT设计,是芯片走向工程应用的重要一步。为了验证FFT性能,给出了最终FFT程序在BWDSP100上测试结果及其与TS201的性能对比。对比结果表明,该FFT实现采用逆序循环思想,充分发挥了BWDSP100硬件性能,达到了设计指标,对其他DSP芯片FFT程序的开发有一定的借鉴作用。     

BWDSP100集成开发环境设计与实现

本文实现了DSP集成开发环境的设计和开发,完成了面向BWDSP100应用系统的开发,包括源代码的编辑、编译、链接、调试等一系列功能。原理是用交叉编译器编译链接源代码,形成目标代码,通过ICE实现下载功能,并通过远程调试器实现源代码级调试。     

基于“魂芯一号”的雷达信号处理机边扫设计

"魂芯一号"(BWDSP100)芯片是一款性能优越的高端DSP处理器,适用于雷达信号处理、电子对抗、精确制导武器、通信保障等领域。针对基于4片BWDSP100芯片和2片ALTERA公司的高端FPGA芯片设计的某雷达信号处理机,用边界扫描测试技术设计了TPS(Test Project Set),以验证BWDSP100芯片的可测试性。同时对该雷达信号处理机的DDR2、FLASH等外围芯片进行了测试有效性验证。经过验证,不仅BWDSP100芯片具有较好的可测试性设计,外围芯片的测试效果也很好,使得该雷达信号处理机有较高的故障覆盖率。     

一种平衡的全局指令调度新框架研究

全局指令调度可以分为结构驱动和剖析驱动两类。我们展示了一种新算法,尝试结合以上两类方法各自的特点,同时避免它们的一些缺点。该算法可以在寄存器分配之前和之后调用,它已经在Open64编译器上实现,其结果在BWDSP100处理器上得到了评估。     

国产高性能通用数字信号处理器的DEMO板设计

为了向用户演示高性能芯片BWDSP100,设计了一款DEMO板。通过该板可以向用户演示芯片的功能、性能等。板卡采用经典FPGA+DSP结构,处理功能强大,控制灵活。在设计过程中,贯彻以用户为中心的设计思想,不仅做到让用户使用方便,还要全面演示芯片。     

一种超越函数的快速计算方法

超越函数在现代数字信号处理领域有着重要应用。本文提出了一种利用泰勒级数展开及查找表相结合实现部分超越函数的快速算法。这些超越函数主要包括定点反正切arctg(x)及浮点倒数1/x。基于本方法的超越函数实现装置已成功应用于国产高性能数字信号处理器BWDSP100中。     

BWDSP处理器的C语言级调试器实现方案

BWDSP是一款我国自主研发的高性能通用数字信号处理器。BWDSP配套的自主研发的调试器同时支持对C语言和汇编语言的调试。该调试器实现了调试信息解析、函数栈解析与查看、单步调试、变量查看等C语言调试功能。由于C语言调试的功能实现与具体处理器关系不大,BWDSP调试器的C语言调试实现方案也可以用于其他处理器。该方案可供其他处理器的调试器参考借鉴。     

高性能通用数字信号处理器指令分配

介绍了一种高性能通用数字信号处理器(DSP)指令分配技术及硬件实现方法,该技术是BWDSP100——中国第一款从指令集、体系结构到设计实现都完全自主的通用信号处理器的内置关键技术,主要解决总线分配与占用的问题。其功能是将接收到的各种不同的指令分配到相应的运算处理单元,或者将指令需要传输的数据分配到数据传输通道。文章对实现方法步骤进行了详细说明,最后给出了仿真实验结果,该技术在DSP器件内部高度集成的实用电路中真实可行。     

魂芯DSP的编译器设计与优化

魂芯DSP是一款字寻址的、分簇结构的、支持SIMD的VLIW处理器.介绍了基于开源编译器基础设施open64开发魂芯编译器的关键技术,包括地址寄存器的优化处理、综合多种启发因子的指令分簇、分簇架构下的寄存器分配和指令调度.介绍了魂芯DSP编译器的体系结构优化关键技术,包括基于依赖分析的向量化、高效指令的使用和零开销循环的识别.并总结开发经验,给出了基于开源编译基础设施开发编译器的若干注意点.     

BWDSP100数字信号处理器的指令缓存器设计

本文介绍了一种应用于高性能数字信号处理器BWDSP100的指令缓存器。该指令缓存器支持超长指令字,共有三级缓冲,每级缓冲包含16个指令槽。该指令缓存器可高效完成指令执行行的提取、拼接及废弃等操作,可有效提高DSP的指令执行效率。     

3WDSPl00高速链路口模块的设到

本文介绍了BWDSPl00芯片的高速互联接口——链路口的实现方法，功能验证结果表明，模块功能覆盖率和代码覆盖率均达到100％，符合设计要求。同时给出了流片后BWDSPl00芯片和FPGA链路口互联测试结果，结果表明300MHz下模块功能正确且传输稳定可靠。     

TS201高速通信接口设计及实现

ADI公司TigerSHARC系列DSP芯片TS201性能优越,在高速实时信号处理中得到广泛应用,而其中对TS201的通信接口设计成为保证其高速实时性能的关键.对TS201与FPGA之间两种主要通信接口进行了分析,并给出了两种接口的设计方法,其中总线传输方式设计简便,但占用较多的资源,而链路口方式采用LVDS技术,传输速率高而且可靠,更适合DSP与FPGA的通信.该设计方法已成功应用于某高速实时信号处理机中.