改进的高性能CIC抗混叠滤波器

这里对一种旋转锐化级联积分梳状滤波器(RSCIC,Rotated Sharpening Cascaded Integrator Comb Filter)进行了研究,RSCIC由锐化级联积分梳状滤波器(SCIC,Sharpening Cascaded Integrator CombFilter)和旋转内插滤波器(Rotated Sinc Filter)两部分构成。RSCIC可有效地提高传统积分梳状滤波器(CIC,Cascaded Integrator Comb Filter)的通带和阻带传输性能,特别适合采样率转化。仿真表明,在同等条件下,RSCIC滤波器的阻带衰减性能比传统的CIC滤波器提高了22 dB,通带抗衰减性能比传统的CIC滤波器提高了0.5 dB。     

基于多相结构和部分锐化的CIC抽取滤波器

该文将传统的CIC(Cascaded Integrator Comb)滤波器传递函数分解为递归和非递归部分,可独立调整两者的级联因子;对递归部分进行尖锐化处理改善滤波器的通带衰落,利用电路的等价交换性将抽取因子提前使其工作在低采样率;对非递归部分进行多相分解,实现高速滤波。计算机仿真表明：与传统的CIC、锐化CIC滤波器相比,改进的CIC具有好的通阻带特性;并从通带衰落和混叠抑制的角度,分析了递归和非递归部分的级联因子的取值对整个改进的CIC滤波器特性的影响。     

基于FPGA的CIC滤波器实现

CIC滤波器已经被证明是在高速抽取和插值系统中非常有效的单元.针对软件无线电中的多速率信号处理,结合二进制补码表示法,介绍了积分梳状滤波器的基本组成原理,以及决定滤波器性能的参数选择.最后给出了基于FPGA的具体实现方法及仿真结果.     

基于FPGA的CIC滤波器的设计与实现

介绍了积分级联梳状滤波器的设计和实现,并运用Verilog语言在FPGA上进行了仿真,给出了仿真结论,实验结果表明CIC滤波器结构简单,该方案切实有效和可行.     

设计ⅡR数字滤波器的遗传优化算法

提出了ⅡＲ数字滤波器设计的遗传优化法。这是一种模拟自然遗传和达尔文进化理论的随机并行优化算法。首先，详细描述了遗传算法并给出了计算步骤，然后将遗传算法用于ⅡＲ数字滤波器的优化设计，最后给出了模拟计算结果。     

类梳状补偿滤波器设计与仿真

积分梳状（CIC：cascaded integrator comb）滤波器由于具有运算速度较快,占用资源少等优点,而被广泛应用于多信号抗混叠系统中.针对传统CIC滤波器因简单级联而带来的通带失真增大和阻带衰减减小的缺陷,本文基于CIC滤波器的传递函数以及频谱特性分析,提出了一种类梳状补偿滤波器（SCC_CIC：similar to comb compensation CIC）的设计方案,根据实际需要调整参数和来满足设计要求.同时,利用多相分解技术重构滤波器结构,提升了整个系统的运行效率,且实现复杂度较低.通过MATLAB仿真实验及分析,相比N=2的同级联数的传统CIC滤波器、ISOP_CIC （interpolated second-order polynomials CIC）和SCIC （sharpening to cascaded integrator-comb）滤波器,SCC_CIC滤波器在f_s处的阻带衰减分别增加近了80dB、60dB和70dB,在f_c处分别补偿通带失真97.3%、90.1%和-2%,整个滤波器的运算量减小到1/D,滤波器的精确度基本保持一致,使得SCC_CIC能够较好地应用在抗混叠滤波系统中.     

基于多级CIC滤波器的相控阵延时算法设计

为实现超声相控阵精确延时的接收技术,基于多级级联积分梳状数字滤波器(Cascade Integrator Comb,CIC)设计了延时算法。利用数字信号的内插理论,通过多级CIC数字滤波器插值处理,提高信号延时精度,同时也减少硬件资源的消耗。通过现场可编程门阵列(FPGA)的实现,验证了延时算法的可行性。实验表明此方法在采样率为50MHz的条件下可以实现1.25ns延时精度,为精度要求高的相控阵接收系统提供了技术支持。     

一种基于CIC滤波器的有效锐化方法研究

介绍了对积分梳状滤波器（CIC滤波器）的有效锐化。所提出的锐化滤波器的结构由两个主要部分组成：一个梳状滤波器的级联部分和一个锐化滤波器部分。所提出的方案使得滤波器中锐化部分的工作速率比输入速率大为降低，其频谱响应特性比传统的也有所改进。通过MATLAB仿真，可看出改进锐化后的滤波器性能更优。     

DVB-S中可变插值率CIC滤波器设计及其FPGA实现

在数字上变频中常用的CIC滤波器的基础上,提出了一种适用于DVB-S系统的可变插值率CIC滤波器的实现结构,首先实现一个内插因子为2的CIC滤波器单元,然后根据不同的内插因子要求,来重复地调用这些内插因子为2的基本滤波器模块,这种CIC滤波器的实现结构符合结构化的设计思想。通过Verilog HDL语言在FPGA上对其进行了仿真、综合给出了相应的仿真结果,并成功应用于DVB-S系统中。     

LTE系统中多速率采样滤波器的设计

在LTE（long term evolution）系统中对OFDM基带信号采样进行数字化处理时,随着系统带宽变化,采样速率也随之变化,但是根据协议,发送端采样速率固定,此时需要对信号进行过采样。通过对滤波器的分析比较以及仿真设计,得出结论,LTE系统中可以使用半带滤波器实现信号的过采样。     

中频采样全数字接收机的设计与实现

根据侦察接收机的需要,基于软件无线电理论提出了一种中频采样全数字接收机的设计方案,对其中的带通采样单元、数字下变频单元和解调单元进行了分析。数字下变频采用高效滤波抽取方案,对CIC、HB和FIR滤波器的设计进行了详细介绍。最后在基于FPGA的CPCI接口信号处理平台上进行了实现,完成了多种信号的解调处理,系统具有高度的灵活性和可扩展空间。     

导航信号的射频直接采样与数字下变频方法

研究导航信号的射频直接采样与数字下变频方法,并对1.2GHz和1.5GHz2个频点附近的导航信号进行了仿真验证。首先运用带通采样原理,选择合适的采样频率完成对导航信号的射频直接采样,然后结合积分梳状滤波器、半带滤波器,对采样后的信号进行抽取滤波,实现了降采样率的目的。最后,通过Matlab对5个频点的导航信号进行了仿真验证,完成了导航信号的射频直接采样并降低了采样率,恢复且分离了原始导航信号,从而验证了射频直接采样与数字下变频方法是可行的。     

滤波器设计与积分器动态范围的关系

在大多数由积分器构成的宽高动态范围模拟集成滤波器的设计中,积分器的动态度范围是关键参数。本文提出了一种从滤波器动态范围指标估算积分器动态范围指标的方法,并给出了设计实例。     

提高级联滤波模块带外抑制的方法

级联滤波器模块在短波通信中起到至关重要的作用。为了提高带外抑制这一重要指标,通过研究级联网络的带外抑制跟前后级网络反射系数的关系,给出了级联网络失配损耗的公式,分析比较了衰减网络、隔离器等改善带外抑制的手段,进而提出了插入一般性网络以提高带外抑制的可能性,证实了这一方法是高效可行的。     

基于IIR滤波器的最佳混沌扩频序列设计

在标准高斯近似条件下,以最小化系统平均多址干扰方差为准则,推导出了A-CDMA系统最佳扩频序列的部分自相关函数形式;并提出了通用的最佳混沌扩频序列设计方法,即利用数字IIR滤波器滤波混沌序列产生最佳混沌扩频序列。仿真结果表明,这种方法产生的序列性能明显优于纯随机序列和Gold序列。     

一种基于第二代电流传输器的积分器设计

介绍了一种基于低压、宽带、轨对轨、自偏置CMOS第二代电流传输器(CCII)的电流模式积分器电路,能广泛应用于无线通讯、射频等高频模拟电路中。通过采用0.18μm工艺参数,进行Hspice仿真,结果表明:电流传输器电压跟随的线性范围为-1.04～1.15 V,电流跟随的线性范围为-9.02～6.66 mA,iX/iZ的-3 dB带宽为1.6 GHz。输出信号的幅度以20dB/decade的斜率下降,相位在低于3 MHz的频段上保持在90°。     

基于光子晶体光纤Sagnac环梳状滤波器的设计

提出了由两段高双折射光子晶体光纤构成的Sagnac环滤波器,利用Jones矩阵理论对所提出的Sagnac环滤波器的传输函数进行了理论推导,并分析了光子晶体光纤双折射大小、两段光子晶体光纤的长度,以及偏振控制器的偏转角度对滤波器透射光谱特性的影响,并以此为基础设计出平顶梳状交错滤波器。此类滤波器在密集波分复用系统中有着广阔的应用前景。     

A realization of a high-frequency monolithic integrator with low power dissipation and its application to an active RC filter

According as the fine LSI process technique develops, the technique to reduce power dissipation of high-frequency integrated analog circuits is getting more important. This paper describes a design of high-frequency integrator with low power dissipation for monolithic leapfrog filters. In the design of the conventional monolithic integrators, there has been a great difficulty that a high-frequency integrator which can operate at low supply voltage cannot be realized without additional circuits, such as unbalanced-to-balanced conversion circuits and common-mode feedback circuits. The proposed integrator is based on the Miller integrator. By a PNP current mirror circuit, high CMRR is realized. However, the high-frequency characteristic of the integrator is independent of PNP transistors. In addition, it can operate at low supply voltage. The excess phase shift of the integrator is compensated by insertion of the compensation capacitance. The effectiveness of the proposed technique is confirmed by PSPICE simulation. The simulation results of the integrator shows that the common-mode gain is efficiently low and the virtual ground is realized, and that moderate phase compensation can be achieved. The simulation results of the 3rd-order leapfrog filter using the integrator shows that the 50 MHz-cutoff frequency filter is obtained. Its power dissipation in operating 2 V-supply voltage is 5.22 mW.     

级联臂长差啁啾MZI型带通滤波器的分析设计

为了设计出自由频谱区(FSR)较大和3dB带宽较小的带通滤波器,拟合级联马赫-曾德尔干涉仪(MZI)与阶梯形滤波器原理的相似性,在MZI中引入啁啾臂长差以有效扩展FSR.采用传输矩阵法建立带通滤波器的理论模型,进而分析其滤波性能(3dB带宽、FSR)与结构参数(级联级数、衍射阶数)的对应关系.结果表明,当合理选取啁啾系数,该滤波器在保持3dB带宽不变的前提下有效扩展了FSR,并且在整个FSR内具有高边模抑制比.在设计实例中,对应低于.5nm的3dB带宽和高于100nm的FSR(要求边模抑制比高于35dB)的滤波性能,器件的级联级数、衍射阶数、最佳啁啾系数分别对应16,5和5.