基于边界扫描技术的SOC数字电路可测性设计

随着SOC系统的快速发展,如何对其进行有效的测试与诊断是当前研究的热点问题。从SOC数字电路可测试性设计的角度出发,基于边界扫描技术,设计了具有边界扫描结构的IP核,并对相应的测试方法进行了研究。通过仿真及时序分析,验证了该设计方法的可行性,为SOC系统的测试提供了新的思路。     

基于IP核的SOC中ADC的测试技术

本文简单描述了SOC芯片测试技术的复杂性，模数转换器（ADC）是SOC芯片中的重要模块，随着器件时钟频率的不断提高，高效、准确地测试ADC的动态参数和静态参数是当今SOC芯片中的ADC测试研究重点。本文重点介绍了一款SOC芯片中高速ADC测试的方法。     

系统级芯片设计与System C

随着集成电路制连技术的迅速发展,SOC设计已经成为当今集成电路设计的发展方向.SOC设计的复杂性对集成电路设计的各个层次,特别是对系统级芯片设计层次,带来了新的挑战.文章主要介绍了系统级芯片设计的理论以及这方面的最新研究成果--System C.     

WISHBONE IP核互联总线

介绍了一种新兴的SOC片上总线--WISHBONE.对总线的结构、连接方式、接口信号、数据传输方式及数据顺序作了详细说明,并总结了WISHBONE总线的技术特征.     

系统芯片的测试与可测性设计

随着集成电路制造技术的快速发展，系统芯片SOC(System-on-chip)的应用日益广泛。但SOC设计也遇到诸多挑战，测试就是其中的挑战之一。众所周知，测试问题是SOC设计的一个瓶颈。SOC的测试应包括各内核的测试、用户定义逻辑模块的测试以及各功能块(内核、用户定义逻辑模块)之间连接的测试。因此，SOC的测试是一项重要且耗时的工作。     

SOC层次化验证方法及应用

首先对SOC功能验证做了简要介绍，然后主要讨论了功能验证中的层次化验证方法，并以一个基于AMBA总线架构的SOC系统为例，从模块级、子系统级和系统级三个方面分别阐述了如何用层次化的方法进行验证。层次化验证方法主要分三层，第一层测试主要验证接口协议；第二层测试是对随机产生的大量的交易序列的测试；第三层测试主要是对特定的逻辑功能进行验证。每一层都是构建于其他层之上，这使得层与层之间衔接非常紧密，以便于在完成了第一层的测试之后可以快速地扩展到第二层进行测试，层次化验证方法的应用大大地提高了验证环境的执行效率。     

Avalon总线最新接口标准综述

随着片上系统(SOC)的快速发展,高速片上数据传输对片上总线的要求越来越高,各种片上总线标准不断升级,以应对片内日益膨胀的数据吞吐量要求。本文针对Altera公司推出的Avalon总线,将其最新版与早期版本进行比较,重点分析了新版标准的新特性,同时也对Avalon总线的全系列进行了综述性的回顾。论文可以为研究Avalon总线标准的学者以及SOC总线选型设计者提供有价值的参考。     

SOC芯片DFT研究与设计

文章首先介绍了SOC系统的DFT设计背景和DFT的各种测试机理,包括基于功能的总线测试机理、基于边界扫描链的测试机理、基于插入扫描电路的测试机理以及基于存储器自测试的测试机理。然后以某专用SOC芯片为例提出了SOC电路的DFT系统构架设计和具体实现方法。主要包括：含有边界扫描BSD嵌入式处理器的边界扫描BSD设计,超过8条内嵌扫描链路的内部扫描SCAN设计,超过4个存储器硬IP的存储器自测试MBIST,以及基于嵌入式处理器总线的功能测试方法。最后提出了该SOC系统DFT设计的不足。     

基于AUTBUS总线的油气计量试验装置设计

AUTBUS是一种采用两线非桥接媒介,具有多节点、高带宽、高实时、可远距离传输的工业现场总线。文章通过设计一套油气计量试验装置,搭建AUTBUS总线测试环境,对AUTBUS总线在油气管道站场进行性能测试。通过测试数据验证AUTBUS总线的传输性能、支持AUTBUS总线仪表设备的稳定性和可靠性,为AUTBUS总线在油气管道站场的推广应用提供技术支撑和测试平台。     

VXI边界扫描模块接口电路的设计

根据IEEE1149.X标准和VXI总线规范,采用EDA技术对VXI边界扫描模块的接口电路进行了研究和设计,通过仿真和实际测试验证了设计的正确性,很好地将VXI总线技术和边界扫描技术融合在一起,成功研制了一种符合IEEE1149.X标准的C尺寸VXI边界扫描模块。在VXI总线测试领域拓展了边界扫描测试功能,不增加测试系统的成本和复杂性,解决了VXI总线应用领域集成电路的测试问题。     

从SOC到NOC的集成电路设计技术发展

遵循摩尔定律的预言,半导体集成电路工艺技术持续高速向深亚微米工艺发展,大规模集成电路设计技术是发展过程中需要解决的关键问题.基于片上总线的SOC设计技术解决了大规模集成电路的设计难点,但是片上总线的应用带来了可扩展性差、平均通信效率低等问题.近几年研究提出全新的集成电路体系结构NOC,是将计算机网络技术移植到芯片设计中,从体系结构上彻底解决了SOC设计技术存在的问题.因此,NOC将成为集成电路下一代主流设计技术.     

IC设计技术中的IP核互连

随着IC设计复杂度的不断提高,在SoC中集成的IP核越来越多,基于片上总线的SOC设计技术解决了大规模集成电路的设计难点,但是片上总线的应用带来了可扩展性差、平均通信效率低等问题。近几年来,将英特网络中分层互连的思想引入到SOC设计中IP核的互连上来,提出了全新的集成电路体系结构——片上网络（NOC）,NOC从多处理体系结构、消除时钟树以节省资源、实现并行通信等几个方面,展示了优于总线结构的本质和特性,成功地解决了SOC设计中存在的问题。     

SOC系统设计技术发展与挑战

从SOC技术的基本概念和设计流程出发,介绍了SOC设计的关键技术,讨论了SOC在设计方法,工艺实现和性能测试等方面的技术挑战。同时展望了SOC技术的发展趋势,阐述了SiP技术与SOC技术的相关关系及SiP的技术优势。     

SOC基于LFSR的混合模式测试

随着集成电路深亚微米制造技术和设计技术迅速发展,系统芯片(SOC)作为一种解决方案得到了越来越广泛的应用。SOC的测试中,内建自测试(Built.In Self-Test,BIST)成为人们研究的热点。文中对SOC的设计特点及其BIST中的混合模式测试进行了探讨。     

基于ML-AHB总线的家庭网关SOC设计

家庭网关是家庭信息化的关键设备。随着以IP核复用为基础的SOC设计技术的发展,片上互联变得越来越重要,要求使用多层总线,以提供尽可能高的带宽。采用ARM公司的高性能总线(ML-AHB,Advanced High-performance Bus),设计了一个家庭网关SOC。将3条主总线分别连接到ARM核的数据总线、指令总线和DMA总线,再将8条从总线连接到外围总线及外围存储器等。经系统验证,取得了很好的效果。     

SOC中的MBIST设计

随着超大规模集成电路的发展,设计的集成度越来越高,基于IP的SOC设计正在成为IC设计的主流.为了确保SOC的功能正确,可测性设计(Design for Test,简称DFT)显得尤为关键.DFT设计包括扫描设计、JTAG设计和BIST设计.另外,当前SOC芯片中集成了大量的存储器,为了确保存储器没有故障,基于存储器的...     

SOC时代下的EDA技术发展趋势

文中论述了集成电路技术向系统芯片(SOC)方向发展的必然趋势,以及在SOC时代EDA技术的几个重要发展方向和EDA工具的发展趋势.     

基于VMM方法的SOC集成验证

随着集成电路规模和设计复杂度的快速增长,芯片验证的难度也不断加大,芯片验证的工作量达到了整个芯片研发的70%,已然成为缩短芯片上市时间的瓶颈.VMM是synopsys公司推出的基于systemverilog的一套验证方法学,已经成为SOC验证的主流方法学.SOC系统采用ARM9处理器和DSP处理器,基于AMBA总线架构...     

SOC虚拟元件--SIP的产生、发展与交易

半导体产业进入深亚微米时代,系统单芯片SOC逐渐成为半导体产业发展的趋势,作为SOC的核心组成SIP应运而生,SIP产业将成影响SOC的重要因素,以SIP复用技术为基础的SOC,将对现有的IC设计和制程技术产生重大影响,而SIP的评估、定价和交易,将涉及法律、专利、技术和财务等诸多方面.     

家庭网关SOC高效BIST设计

家庭网关是家庭信息化的关键设备，随着以IP核复用为基础的SOC设计技术的发展，片上存储器的使用变得越来越普遍．存储器在SOC系统中占有很重要的位置，同时，其面积在整个系统芯片中的比重也相当高，在家庭网关SOC的MBIST设计中，我们采用了高效的测试矢量生成算法，同时MBIST支持全速模式及异步诊断，取得很好的设计效果。