用多片DSP构成的雷达预处理器

针对日益加剧的雷达回波信息，本文给出了一种以多DSP为基础构成的雷达智能接口解决方案，介绍了硬件设计和软件调试方法。     

雷达目标回波数字模拟的TMS320C6201实现

雷达信号模拟器是数字模拟技术与雷达技术相结合的产物,他通过模拟的方法产生机载雷达回波信号,以便在实际雷达系统不进行试飞的条件下,对雷达系统进行调试。特别是现代雷达功能越来越复杂,对其各部分及系统的调试和测试变得越来越困难,外场试飞实验和调试成本高,因此,研制雷达信号模拟器是非常必要的。而且,随着电子干扰与反干扰技术的迅速发展,如何测试和评估电子干扰与反干扰效果也逐渐成了一个难题。通过雷达信号模拟器,可以在模拟的雷达回波中加入各种类型的干扰,因而可以方便地对雷达的抗干扰能力进行全面测试。介绍了一种新的机载相控阵雷达视频信号模拟器中目标信号的模拟方法和基于TMS320C6201的硬件实现。该模拟器采用软硬件相结合的方法,由计算机根据雷达工作参数预先设定并计算目标数据,然后将数据加载到硬件电路中,硬件电路实时合成视频雷达回波信号并输出。     

嵌入式软件模块调试方法探讨

介绍了嵌入式软件模块的调试方法和调试环境.由于底层嵌入式软件的特殊性,一般在原型板调试时才开始进行底层嵌入式软件的调试工作.为了加快项目的开发进度,建议在硬件原型板制板之前开始嵌入式软件模块调试,即在没有硬件原型板时先尽可能地调试并解决嵌入式软件编程方面的错误.     

单片机开发Keil C51与Proteus仿真联合应用研究

软硬件联合仿真系统由一个硬件执行环境和一个软件执行环境组成,通常软件环境和硬件环境都有自己的除错和控制界面,Keil作为软件调试界面,Proteus作为硬件仿真和调试界面。本文介绍在Keil中调用Proteus进行MCU外围器件的仿真,在Proteus软件中可直观查看结果并调试程序     

基于宽带DRFM的雷达面目标回波模拟技术

针对跳频雷达高度表大地面目标回波信号的模拟,提出了一种基于宽带数字射频存储(DRFM)技术的实现方案。首先介绍了1.2 GHz带宽、3 GHz采样的宽带DRFM组件硬件平台,然后重点叙述了基于DRFM技术的雷达高度表大地面目标回波模拟的算法设计方案,通过采用多路并行处理、多相滤波、正交调制等技术实现了数字下变频、目标回波特征调制、数字上变频等关键算法,最后给出了算法仿真和硬件调试结果,验证了算法的正确性和有效性。该方案已成功应用到某宽带跳频雷达高度表大地面目标回波模拟系统的设计中。     

低成本数字分频器设计

本文介绍了利用硬件语言VeriolgHDL实现任意分频,特别是小数分频的设计方法,并在QuartusII编程环境下,进行了仿真和调试。     

一种雷达中频信号回波模拟系统的设计

针对雷达调试、性能评估和设备维护等工作中需要进行雷达信号回波模拟的工程实际需求,结合机载PD雷达中频信号处理实验仪的研制,分析建立了包含目标回波、地杂波及干扰的相关数学模型,提出了一种基于PC+DSP+FPGA架构的雷达中频信号回波模拟系统的设计方案及实现方法,完成了硬件、软件及信号控制处理算法的设计。该系统的硬件部分以通用计算机为平台,利用上位机控制FPGA和DSP并通过DDS产生实验仪所需的雷达中频回波信号。实验和应用测试结果表明:实现的回波模拟系统能实现多种信号形式的雷达中频回波信号,信号模式切换灵活,具有控制精度高,系统输出可靠稳定等特点,达到了设计要求。     

系统芯片FPGA验证系统的软件调试环境设计

软件调试环境是软件与硬件间的桥梁。为了缩短SoC推向市场的时间，必须尽早建立一个好的软件开发调试环境。在SoC系统验证(项目中用FPGA做系统验证)阶段，同时建立软件开发环境，这样软硬件设计就能同步进行，就可以在PFGA上调试软件，缩短SoC的上市时间、降低成本，在FPGA上开发的软件基本可以平移到目标芯片上。本文探索的软件调试环境设计，不需要任何的硬件支持，完全用软件来实现，这又进一步简化了硬件设计，缩短SoC的开发周期和成本。     

基于软硬件协同验证的软件仿真调试模型

文中介绍了软硬件协同验证的原理及流程,把软件作为硬件激励进行验证可以在实际的工作环境中来模拟设计,更为充分有效地验证硬件,也避免了编写测试代码验证设计中的典型应用.但是使用软件驱动的验证,还需要解决软件的调试问题.文中利用可执行文件中的调试信息,将软件源文件和硬件仿真产生的波形文件连接起来,进行软硬件协同仿真,并且通过对仿真波形中信号分析进行软件调试.     

雷达信号模拟器中噪声的设计与实现

随着雷达技术的发展，雷达信号处理机的重要性日益突出。在处理机开发调试阶段，如果能在实验室中模拟出雷达回波，代替真实信号进行处理机性能测试，将大幅度降低成本，缩短调试周期，还可以任意改变信噪比，信杂比等参数，使测试更具普遍性，介绍了一种模拟雷达回波信号中噪声设计的新方法。     

Echo Canceler with Two Echo Path Models

An adaptive echo canceler with two echo path models is proposed to overcome the false adaptation problem for double-talking. The echo canceler possesses two separate echo path models (EPMs), one (background EPM) for adaptively identifying echo path transfer characteristics and the other (foreground EPM) for synthesizing an echo replica to cancel out echo. The parameter values of the foreground EPM are refreshed by those of the background EPM, according to a transfer control logic, when the logic determines that the background EPM is giving a better approximation of echo path transfer characteristics than the foreground EPM. Completely digital hardware implementation is described. Using the hardware, it is shown that virtually complete double-talking protection is actually realizable by the new method.     

一种地基雷达回波模拟器设计与FPGA实现

本文研究了地基雷达的工作方式及其回波信号的基本组成原理,分析了目标回波、噪声、背景杂波以及干扰的数学建模方式和硬件实现方法,并且在Virtex-5 FPGA平台上将雷达回波模拟器实现。测试表明,该模拟器工作正确稳定。     

同频数字直放站回波干扰消除器的设计

针对无线同频直放站应用中急需解决的发送天线到接收天线之间的回波干扰问题,提出一种基于叠加PN序列的回波消除方案,简要介绍了基于FPGA的回波消除器的硬件设计,以及对回波消除直放站系统回波消除度测量的测试方案,并详细论述测试原理.测试结果表明,该回波消除直放站满足实际产品化要求.     

基于DSP Builder的回波抵消器设计与实现

针对通信中的回波问题,基于自适应滤波的最小均方（LMS）算法,设计了一个自适应回波抵消器。基于FPGA芯片,在DSP Builder平台上,有效结合MATLAB/Simulink和Quartus Ⅱ设计工具,根据模块化设计思想实现了LMS算法自适应回波抵消器硬件电路设计。软件仿真和系统FPGA硬件实测结果表明,该设计方法使回波抵消器的FPGA硬件实现更加简便快捷。     

基于DSP Builder的回波抵消器设计与实现

针对通信中的回波问题,基于自适应滤波的LMS算法,设计了自适应回波抵消器。并基于利用FPGA芯片,在DSP Builder平台上,有效结合MatLab／Simulink和Quartus II设计工具,根据模块化设计思想实现了LMS算法自适应回波抵消器硬件电路设计。软件仿真和系统FPGA硬件实测结果表明,该设计方法使回波抵消器的FPGA硬件实现更加简便快捷。     

注入式SAR目标回波模拟系统的设计与实现

由于SAR（合成孔径雷达）回波模拟系统在SAR研究中的重要作用，通过对回波信号特点的分析，论述了注入式SAR目标回波模拟系统的功能、流程及原理设计。对此模拟系统进行了详细的分析设计，并且提出了软件、硬件各个功能模块的实现方法。针对回波信号自身的特点，设计了高速大容量数据传输与存储单元。叙述了正交调制技术，并分析了其中的幅相误差对所产生回波信号的影响。     

Nonintrusive measurements of the telephone channel

Algorithms for a system which performs in-service nonintrusive measurements of telephone line parameters such as echo path delay, echo attenuation, speech and noise levels are presented. It forms the theoretical background of a hardware implementation of the ITU-T P.561 recommendations for nonintrusive assessment of quality of a telephone network for voice transmissions. The type of input signal to the echo path, whether it is speech, fax, or data, has to be determined during the measurement procedure. In the system, the relevant parameters are estimated by means of frequency-domain block-processing algorithms and the estimation process is controlled by algorithms monitoring the signal flow. The complexity of the echo path estimation algorithm is determined and compared to a standard procedure based on the adaptive normalized least mean square (NMLS) algorithm. Simulations showing the performance of the system in single-and double-talk situations are presented. Examples of results from the hardware real-time implementation operating on an international connection are also shown     

Acoustic echo-canceler using the FBAF algorithm

An acoustic echo-canceler for teleconferencing systems is realized based on the frequency bin adaptive filtering (FBAF) algorithm. In the FBAF algorithm, each frequency bin does an independent adaptive filtering, so that parallel processing can be used to increase the throughput of the system. Hardware size can be reduced to about 25% of the FIR time domain adaptive filter (TDAF) requirement. The realized echo canceler allows a comfortable conversation with only 8 ms of delay. The hardware prototype contains 12 VSP chips and one DSP chip, An ERLE (echo return loss enhancement) of 30 dB was achieved using this prototype hardware for an echo reverberation path with 260 ms delay. An efficient method for normalizing the convergence factor of the FBAF algorithm with a correlated input signal is given that speeds up the convergence rate. The performance is shown by computer simulation     

雷达杂波的仿真与实现

论述了一种雷达杂波信号的模拟方法及其硬件实现。该模拟器采用软硬件相结合的方法,由计算机实时解算每个杂波回波单元的方位、距离、散射系数等参数,然后将数据发送到硬件电路中,由硬件电路完成对雷达信号的采样、调制、恢复、幅度控制,最终产生杂波信号并输出。     

基于附加信号回波抵消的FPGA实现

针对基于附加信号回波抵消在硬件设计中出现的迭代误差累积导致信道估计不准确和耗费大量FPGA资源的问题,对算法进行了改进。从主径开始估计回波信道的方法,提高了信道估计精度和减少了FPGA资源消耗。然后,在FPGA平台上用硬件语言Verilog HDL对此回波抵消系统加以实现。仿真结果表明此设计在回波抵消方面具有良好的效果。