新型每位1电极的64KCDD存储器

该64K位CCD存储器,除每位1电极外,时钟结构也比较简单。这种结构中,在入出端是由四个每相均有相位移动的4相CCD寄存器组成。输入信号分别进入各个寄存器。整体是由128个512位存储器陈列组成。片子尺寸是5.3×6.1毫米,数据转移速度为4MHz,功耗为100mW以下。     

意法半导体90nm工艺NOR闪存子系统

意法半导体(STMicroelectronics)推出了第三代手机专用的NOR闪存子系统。该多片子系统在一个封装内整合了ST新开发的256Mbit和512Mbit单片NOR闪存芯片以及伪静态随机存取存储器(PSRAM)或低功耗同步动态随机存取存储器(LPSDRAM),采用ST先进的90nm工艺开发制造,代码执行速度更快,     

MASS STORAGE容器

大容量的存储空间以前可能只是电脑硬盘的特长和专利,而生活内容的丰富和多样化对存储器提出了更全面和苛刻的要求,因为需要大数据量记录的地方不只在电脑上,几乎每一种影像、音视频等设备都需要大容量的存储器来满足未来的生活方式,当然内置存储器的设计要比扩展存储设备方便很多。     

雷达高度计

1客户的问题 此雷达应用中的脉冲频率为1 660Hz.每个脉冲需要刺激500个样点,若按此速率计算,每秒的数据量总计可达1.7M.该实验至少持续几分钟,然后将所有采集的数据保存在PC主存储器中,最后要求系统通过PCI总线传输数据.若系统基于PCI总线,就可以直接将数据传输到PC存储器,PC存储器只受到主内存的限制(标准的主板内存可高达128Mb).     

一种用于SAR成像的数据存储系统设计方法

针对合成孔径雷达(SAR)成像回波数据量巨大和存储器资源利用率偏低的问题,提出一种双倍数据速率动态随机存储器(DDR)的存储装置,并设计一种原位转置的存储方法。该方法首先比较雷达回波数据距离向和方位向的长度,通过预留出距离向和方位向中较长数据的单行或者单列所占用的存储空间来提高存储器读地址和写地址逻辑映射的灵活性,有效地实现了大数据量的片内转置操作,提高了双倍数据速率动态随机存储器(DDR)的资源利用率,并将分块子矩阵地址映射方法和跨页地址映射方法应用于原位转置中,有效地提高了SAR回波数据转置的访问效率。仿真实验结果表明,该数据存储系统在满足成像实时性的同时降低了一半的DDR存储器的用量,提高了DDR的资源利用率,降低了成本,目前已成功应用于多种模式的SAR成像处理中。     

VC5402与外部存储器的接口设计

在图像采集处理系统中,由于采集到的数据量较大以及处理算法的复杂性,TMS320VC5402内部存储资源有限,远远不能满足需要,因此需要外扩存储器。提出了一种基于CPLD实现的存储器扩展方案,分别对VC5402的程序存储空间、数据存储空间和I/O端口进行扩展,此方法接口灵活,便于控制,为其他便携式图像采集处理系统的存储器扩展提供了一些有价值的参考。     

编者的话

随着视频设备、个人电脑的发展,视频交换以及复杂的运算导致数据量急剧增大,为了满足处理器、存储器和外围设备之间的高速数据交换,近年来出现了多种高速接口。不论是何种传输接口,     

铁电存储器在仪表中的应用

引言FRAM是最近几年由RAMTRON公司研制的新型存储器,它的核心技术是铁电晶体材料,拥有随即存取记忆体和非易失性存储产品的特性。FM24C256是一种铁电存贮器(FRAM),容量为256Kbit存储器,它和AT24C256容量等同,总线结构兼容,但FM24C256的性能指标远大于AT24C256。在存储器领域中,FM24C256应用逐渐被推广和认可,尤其是大容量存储器,它的优良特性远高于同等容量的EEPROM。在电子式电能表行业中,数据安全保存是最重要的。随着电子表功能的发展,保存的数据量越来越大,这就需要大容量的存储器,而大容量的EEPROM性能指标不是很高,…     

刷新机制协同工作的星载存储器设计

为了实现一种适用于航天应用的星载存储方案,给出一个基于FPGA实现的星载简易复接存储器设计。该存储器可以完成航天应用的大容量数据缓存工作。其中前端仲裁部分采用依据数据量大小而设置的不同优先级,保证数据完整地完成复接任务。同时,提出一种自刷新和自动刷新协同工作的刷新控制机制和新的地址指针分配方式,使得大容量存储系统的存储数据无误差、无丢失,读写正常有序的数据。经板级验证,该方案整体可以实现的最高存储速率可达1 Gbit/s。     

存储成本低的500万像素数码相机使用记

几年前，由于快闪存储器的价格一直居高不下，索尼公司推出了采用1．44MB软磁盘作为存储媒介的数码相机——FD Mavica。当时的数码相机照片分辨率不高，使用磁盘保存相片绰绰有余。而且1．44MB磁盘流通量大，又不用花钱添置读卡机。所以索尼FD Mavica曾是不少人士的必备DC。随着数码相机分辨率的提高，相片文件的数据量越来越大。CD刻录     

基于SDR SDRAM的视频数据逻辑分析存储器的设计与实现

针对传统硬件测试软件的弊端,文章提出一种便携式视频数据逻辑分析存储器的设计方法,这种分析存储器能够针对网络多媒体数据进行采集、分析和存储等操作。在不影响网络正常传输的前提下,针对TS流进行采集、存储和分析。由于多媒体数据网络传输具有数据量大、网络带宽占用量大等特点,因此设计中根据系统结构需要,设计SDR SDRAM存储器控制器,采用分层状态机的设计模式,可以对结构较大的网络数据包或是大量高速传输中的数据进行突发存储操作。测试结果表明系统工作稳定,数据处理速度快,精度可达纳秒级,满足系统设计要求。     

多级并行的多核DSP软件设计

随着信号处理性能需求不断提高,多核DSP软件开发是一个重要发展趋势。指令并行、多核并行处理、计算和传输并行等都是提高处理性能的方法。多核DSP处理器多级存储器中,越靠近内核存储器容量越少。在大数据量处理中需要相应的大存储器容量,无法直接将任务分配到各个处理器内核。针对这一问题,探讨了基于8核处理器的并行任务分配,并根据多核DSP的架构,采用两级乒乓的方式来实现大点数FFT的设计。该设计采用DMA方式实现了处理和传输并行,提高了处理性能。     

基于小波变换的视频图像压缩算法的探究

数字化后的图像包含的数据量是非常大的,如果只是单纯地扩大计算机存储器容量或增加通信干线的传输率来解决这个问题显然是不现实的。因此,对图像进行压缩是非常有必要地,图像压缩处理研究必须要把握的两个基本原则是去除图像冗余数据量和提高图像恢复的有效性。由于小波变换理论本身具有多分辨率分析的特性,这种特有的视频分析能力使其成为视频图像压缩研究中最常使用的一种工具。     

嵌入式存储器在平板电脑中的应用

随着在平板电脑上运行的应用越来越多,对数据存储能力的要求也越来越高。面对嵌入式存储器这个海量市场,存储厂商需要在资源、技术、专利布局以及服务上入手,以提供高性价比产品。随着目前平板电脑进一步成熟,在上面运行的应用越来越多,需要处理的数据量也越来越大,这些都对其上使用的嵌入式存储提出了更高要求。那么在选用存储器类型的时候,我们要从哪几个方面加以考虑呢?我认为可以从以下几点入手。     

基于DDR SDRAM的CTM算法与实现

高分辨率SAR实时成像的大数据量使得矩阵转置运算量激增,成为算法研究中的重要问题。本文结合DDR SDRAM的内部运行机制和读写时序,提出面向DDR SDRAM的最快列读取CTM(corner turning memory,矩阵转置)和读写均衡CTM算法,在无冗余存储器DDR SDRAM体系中获得满意的效果。     

H.264视频解码芯片中与滤波相关的存储器的设计

本文对H.264解码芯片中的滤波部分所需的数据、数据的存取及芯片中所用到的存储器做了深入的分析,同时涉及到DRAM及SRAM的设计,并支持宏块级帧场自适应。为了实现H.264解码芯片中的数据的快速存取,本文提出了对数据存储的一种优化方法,通过此方法可完全达到滤波过程中对大量数据的处理。试验表明此种方法能节约存储器的资源并满足H.264滤波中对大数据量处理的需求。     

实时LZW压缩算法的FPGA实现

为降低数据传输的数据量提高传输速度,提出了一种用FPGA实现LZW无损压缩算法的设计方案。字典存储形式是LZW算法中的关键,用内容可寻址存储器构建字典可大大提高字典查询速度。仿真分析了字典容量与压缩率间的关系,使用较少的FPGA资源就能达到较好的压缩效果。     

泰胜微科技五大系列产品进军嵌入式存储市场

由于闪存器件和处理器技术发展不同步,如何迅速导入新型存储器件完成系统设计并成功实现量产是一大挑战,嵌入式存储方案可简化系统设计流程,帮助制造商开发高存储容量产品。随着应用的丰富,如今的智能手机、平板电脑以及其他智能化终端设备上需要处理以及存储的文件越来越大、数据量越来越多     

一种全搜索块匹配运动估计VLSI结构

提出了一种新的两维全搜索运动估计VLSI结构。该结构基于两维脉动阵列,能够完全实现两维数据重用,减少了对外部存储器数据量的访问,具有100%的硬件效率和高吞吐率。该结构也可以很容易地应用于不同块尺寸、不同的搜索范围的全搜索块匹配运动估计,具有通用性。     

基于VC++的GPS数据压缩处理研究

为了解决GPS应用中因定位数据量大而存储器资源及传输带宽有限的问题,提出了一种基于VC++实现的GPS数据压缩处理算法。该算法在GPS数据预处理的基础上将数据进一步压缩,压缩比可以达到80%。首先介绍了遵循NMEA0183协议的GPS数据格式,然后通过实例详细介绍GPS数据的处理。