共查询到20条相似文献,搜索用时 15 毫秒
1.
2.
基于Camera Link的高速数据采集系统 总被引:20,自引:1,他引:19
探讨了基于Camera Link协议的高速数据采集系统的重要性和实现途径。简要介绍了Camera Link协议的内容和国外现有的此类数据采集卡的实现方式。较为详细地阐述了基于FPGA的数据采集板的设计与电路结构,同时探讨了此系统和外部的接口实现问题。 相似文献
3.
针对给某智能图像信息处理终端提供可靠的图像信号源,设计了一种基于Camera Link接口的视频图像信号源。该文对图像信号源进行了总体方案设计、硬件电路设计以及帧同步算法设计并进行了验证。该图像信号源通过PCIe总线连接到上位机,并利用DDR3高速缓存图像。通过Camera Link接口与智能图像信息处理终端之间进行通信。结果表明,该设备可用于生产过程中智能图像信息处理终端的相关试验,完成了测试图像的输出,输出图像有效像素为2 560×720,采集到的画面40帧/秒,带宽可达1.9 Gbps,具有一定的工程应用价值。 相似文献
4.
在电晕探测系统中,为满足高精度Camera Link接口相机的高实时视频采集、处理需要,同时降低系统成本及复杂度,提出了一种通过DM642的视频端口扩展Camera Link接口的方法.与一般采用FPGA作为处理前端不同,该方法基于视频端口的原始捕获模式,实现了在DM642上的Camera Link的直接扩展.设计了硬件电路及VP口采集驱动程序,并采用高精度(16 bit)紫外相机进行了实时采集.结果表明,该接口可以满足采用Camera Link接口的紫外相机实时采集需求.基于该接口的高速数字图像处理系统已用于紫外探测系统信息处理中. 相似文献
5.
6.
基于DSP FPGA的Camera Link接口相机的图像处理平台设计 总被引:1,自引:0,他引:1
以FPGA和DSP为中心,设计实现了Camera Link接口相机的数字图像数据的VGA和PAL双制显示,解决了数字图像数据由FPGA与DSP之间高速、大数据量的实时传输.DSP对数据进行实时处理后,经千兆网络向控制计算机终端传输图像数据,解决了相机数据传输距离的限制,拓展了高速网络相机的应用范围. 相似文献
7.
8.
9.
10.
为了Camera Link摄像机的小型化和集成化,设计并实现了基于FPGA的Camera Link接口的编码输出功能。输出编码分为3个步骤:首先,完成图像像素数据到Camera Link PORT的映射;其次,根据DS90CR287的数据编码要求对PORT数据和同步时钟信号进行编码;最后,通过FIFO和并串转换功能模块完成图像数据和时钟编码信号的LVDS信号输出。使用ModelSim软件,对像素时钟为40 MHz的BASE模式进行了仿真,同时在实物实验中,完成了像素时钟为40 MHz的FULL模式的实验,通过以上两方面实验验证了设计的Camera Link输出编码方案的正确性和可行性。提出的编码方案稳定可靠,可以应用于不同模式下的Camera Link编码输出,具有很高的灵活性和应用价值。 相似文献
11.
基于FPGA的Camera Link转HD-SDI接口转换系统 总被引:1,自引:1,他引:0
由于Camera Link相机具有接口复杂、传输距离近等局限性,设计并实现了一种基于FPGA的Camera Link转HD-SDI接口转换系统。该系统采用Altera公司的EP2S60F1020高性能FPGA完成图像数据的采集并按SMPTE274M标准编码;为解决Camera Link相机输出数据同HD-SDI输出图像行、场时间不同的问题,采用3片SDRAM作为帧缓存模块,延迟1帧输出;编码完成的数据输出到并串转换芯片LMH0030,从而得到HD-SDI格式的视频输出。由于Camera Link相机输出数据同HD-SDI输出图像的帧频并不绝对相同,每隔708帧必须丢去一帧数据,从而导致输出时固定丢帧,但FPGA对图像的处理并不会丢帧。实验结果表明,本系统能够将Camera Link相机输出的图像数据转换成HD-SDI输出,并用采集卡采集到图像数据。 相似文献
12.
13.
基于FPGA的LED显示屏VGA同步图像采集设计 总被引:4,自引:0,他引:4
介绍了以现场可编程门阵列(FPGA)为核心芯片的发光二极管(LED)视频图形阵列(VGA)同步图形采集系统的设计.该系统采用数字视频转换芯片,将输出的显卡上的红、绿、蓝信号及各种同步控制信号转换成数字信号,并由FPGA作为控制器将这些数字信号存入RAM中,根据需要进行预处理,如进行γ校正、产生读、写地址、RAM时序等,以便能快速地提取各种有效的显示及控制数据,传送至LED屏体控制板中. 相似文献
14.
为实现远距离、高可靠性传输,并减小复杂度,对Camera Link Full接口数据的HD-SDI传输显示进行了深入研究。采用FPGA作为核心处理器,考虑相机输出具有多种帧频,采取帧频检测及充分降频策略,并通过3个SRAM进行缓存以实现帧频转换,以满足HD-SDI帧频25Hz的要求。考虑到SRAM数据宽度,采取FIFO行缓存策略将Camera Link Full80输出的10tap、80bits图像数据转换成单通道的8bits图像数据。最后,完成系统设计并进行实验验证。实验结果表明:系统实现了图像数据从50Hz、100Hz、500 Hz等多种帧频的Camera Link Full80到25帧HD-SDI接口1080i的格式转换及实时显示,且图像层次丰富,无失真。 相似文献
15.
16.
在分析了面阵CCD相机1M30的Camera Link协议接口特点的基础上,设计了一种具有较强通用性的DSP系统对Camera Link相机的控制方案.采用定时器和软件编程等手段,解决了DSP芯片TMS320C6711的多通道缓存串口(MCBSP)与1M30间异步串行通信的传输速率及数据格式问题,成功设置相机参数;研究了在串行数据中产生帧同步接收信号(FSR)的可行性及失败原因.借助定时器产生的周期性脉冲信号及中断,使MCBSP可靠地接收相机反馈信息;根据相机曝光时序特点,用程序实现对相机的正常曝光控制. 相似文献
17.
针对传统PCI总线带宽低,不能传输高速视频信号的缺陷,设计了使用芯片PEX8311为PCI Express桥接芯片,采集传输CamLink接口相机图像的硬件系统。对PEX8311芯片的特点及其工作模式,以及用状态机在FPGA中实现对PEX8311控制做了介绍。通过编写WDM驱动程序和上位机程序对系统的数据传输性能进行了测试。测试表明该系统满足高速图像传输的要求,并且性能稳定。 相似文献
18.
19.