1 024×1 024 AlGaN紫外焦平面读出电路的超低功耗设计

提出了一种新型的超低功耗读出电路用于18 μm中心距1 024×1 024面阵规模的AlGaN紫外焦平面。为了实现低功耗设计紫外焦平面读出电路,采用了三种设计方法,包括:电容反馈跨阻放大器CTIA结构采用工作在亚阈值区的单端输入运算放大器,列像素源随缓冲器和电平移位电路共用同一个电流源负载以及列级缓冲器的分时尾电流源设计。由于像素单元内CTIA采用了单端输入运算放大器,在3.3 V供电电压下,每个像素单元最小工作电流仅8.5 nA。该读出电路设计了可调偏置电流电路使读出电路能得到更好的性能并基于SMIC 0.18 μm 1P6M混合信号工艺平台进行了设计制造。测试结果表明:由于采用了上述设计方法,整个芯片的功耗在2 MHz时钟8路输出模式下仅67.3 mW。     

背景暗电流抑制的红外探测器读出电路输入级设计

主要研究红外探测器读出电路的输入级设计,针对短波红外信号,电容反馈互导放大器型(CTIA)读出电路具有高注入效率的特点.本文设计了一种带有背景暗电流抑制的CTIA型读出电路输入级结构,该结构在77 K低温环境,大于300μs的长积分时间工作.探测器接收短波小信号,注入电流0～800 pA,与传统的CTIA型读出电路输入...     

一种单一增益下实现红外探测器大动态范围读出方法研究

目前红外探测器采用传统读出方法很难通过一次积分实现其本身的动态范围。为实现红外探测器的大动态范围不换档读出,引入脉冲频率调制（Pulse Frequency Modulation,PFM）结构,同时为保证弱信号时的注入效率,结合CTIA输入级,对红外探测器不换档大动态范围读出方法进行研究。提出一种CTIA输入级脉冲频率调制（PFM）读出方法,在系统级层面搭建实验系统并结合短波红外InGaAs单元探测器进行数字量化实验。详细分析了强信号时由系统结构延迟时间引起的转换线性度问题,并建立非理想条件下的数字量化转换模型。实验结果显示,提出的CTIA输入级PFM红外探测器读出方法动态范围达到97 dB, 为红外探测器不换档大动态范围读出提供了一种可行方案,并为数字化读出电路设计奠定理论基础。     

微测辐射热计阵列读出电路的单片集成设计

微测辐射热计阵列读出电路的单芯片集成,有利于红外焦平面阵列的智能化和红外成像系统的便携化发展.提出了一种非致冷红外焦平面阵列读出电路,基于SMIC 0.18 μmCMOS工艺,采用CTIA型单元读出电路结构,实现了偏置模块、驱动信号源模块、电流积分模块、相关双采样模块(CDS)和缓冲输出模块的单芯片集成,成功制造了1×8读出电路原型.仿真结果表明,设计的读出电路的线性度大于99％,功耗小于5 mW,适合于大面阵移植.     

双色红外焦平面阵列读出电路设计

根据P-N-N-P型叠层双色红外焦平面阵列探测器结构及其等效电路,提出了一种128×128同时积分、同时读出型双色红外焦平面读出电路原理及实现方式。单元电路采用直接注入结构作为输入级,在给定的单元面积内获得了较大的积分电容,满足了单元电路内中、短波两个独立的积分信号通道的需求。仿真结果表明该电路满足预定的设计要求,积分时间可调,读出速率大于等于5MHz,中、短波输出电压的线性度均达到99%以上,功耗约68mW。     

短波红外焦平面弱信号读出的高帧频模拟链路设计

针对短波红外焦平面阵列探测器弱信号耦合、高帧频输出和噪声抑制的要求, 文中设计了512256面阵探测器读出电路（ROIC）的高帧频模拟信号链路结构。完整的模拟信号链包含运放积分型（CTIA）单元输入级、相关双采样、电荷放大器和互补型输出级。在低温模型基础上,进行了前仿真和提取版图寄生参数的后仿真。仿真得到输出动态范围为2.8V,8路输出的工作帧频高于250Hz。基于CSMC-6S05DPTM0.5m 工艺完成流片,读出电路ROIC芯片的测试结果与仿真结果基本一致,为短波红外焦平面探测器弱信号读出提供了有效的设计选择。     

320×256大电荷容量的长波红外读出电路结构设计

长波红外探测器存在暗电流大、背景高的特点,需要设计大电荷容量的读出电路。采用分时共享积分电容的电路结构,在面阵焦平面的有限单元面积中设计了一种高读出效率、大电荷容量的320256长波红外焦平面读出电路。电路输入级采用电容反馈跨阻放大器（CTIA）结构,具有注入效率高、噪声低、线性度好的特点。基于CSMC 0.35 m标准CMOS工艺模型进行了模拟仿真以及版图设计完成后的后端仿真,电路输出电压范围大于2 V,非线性小于1%,帧频为100 f/s,采用分时共享积分电容电路结构后,像元有效电荷容量达到57.5 Me-/像元。     

9级时间延迟积分CMOS读出电路

报道一种能够实现时间延迟积分(TDI)功能的单元CMOS读出电路,具有戽链器件(BBD)结构,其输入级为电容反馈互阻抗放大器(CTIA).介绍了读出电路的设计,并对该电路进行了功能仿真和流片验证.该芯片采用0.6 μm双层多晶硅双层金属CMOS工艺.测试结果表明,在常温下,本电路能够实现9级TDI功能,电荷处理能力为2.5 pC,工作电压5 V.最后讨论了电路存在的一些问题以及下一步努力的方向.     

大面阵InGaAs基线性APD单片激光雷达读出电路

基于大面阵InGaAs基线性背照工作模式APD光敏芯片,采用SMIC 0.35 μm 3.3 V CMOS工艺实现了一款单片集成面阵激光雷达读出电路。电路芯片与APD光敏芯片的每个像元通过In柱互连,实现电流脉冲的有效传输与接收。仿真和测试表明,基于可调节共源共栅输入级和自偏置共源放大级的像元级前置放大器实现了等效5 μA@2.5 ns脉宽的电流检测灵敏度;在片上125 MHz主时钟下,基于计数型和压控延迟型的二段式像元级TDC,通过多相位时钟插值技术实现了1 ns的高精度时间分辨率;采用分时供电的工作模式,32×32面阵读出电路芯片功耗节省了65%。     

基于可编程开窗IP核的低功耗读出电路研究EI北大核心CSCD

红外焦平面探测器正朝着更大规模、高帧频、高集成度的方向发展。在高速目标跟踪探测、感兴趣区域成像等应用场景,需要解决高速读出时面临的功耗较高的难点。文中提出了一种数字IC的可编程开窗IP核设计,并通过采用列级分时选通技术,实现对640×512读出电路列模块的超低功耗优化。像素单元电路包含CTIA输入级、双采样保持结构和跟随输出,折衷优化了面积、噪声和增益等因素。相较于传统用门级电路定制设计实现的开窗方式,可编程开窗数字IP核对于不同面阵规格具有良好的可扩展性,并且可以借助后端软件综合优化版图布局,从而缩短设计周期。实际研制中采用0.18μm标准CMOS工艺完成了中心距15μm的640×512读出电路设计及流片验证,并与640×512元短波红外InGaAs探测器芯片进行了耦合测试,结果表明分时选通技术有效降低了列级电路功耗,电路读出总功耗小于80 mW,列级功耗仅为15 mW,读出速率达到15 MHz,可编程开窗IP核功能正常,可以实现指定区域的开窗功能。