基于LC阻抗网络降低芯片信号反射的方法研究

为了降低电路在更高速率工作时的信号反射,任意给定0～100 GHz范围内的频率点,引入LC阻抗网络,分析其适用范围并求解各给定频率点对应的LC网络,最后,在常规互连线模型的终端门电容处就近接入LC网络,使得互连线的输入阻抗与其特性阻抗相当,从而保证了信号传输路径的阻抗连续性。与阻抗匹配前比较,各给定频率点及其附近一定带宽的反射系数都有效降低,从而验证了LC网络对降低高频信号反射的正确性。基于LC网络的匹配方法同样适用于多处阻抗不连续的多层芯片结构。     

高速电路设计中信号完整性的反射分析

针对高速电路设计中信号完整性的问题,文中通过对高速电路中传输线等效电路的分析,从理论及计算角度给出了信号反射现象的形成原因。介绍了两类常用的抑制反射的端接方案, 阐述了6种阻抗端接匹配方法消除反射的原理。通过Cadence公司的SpecctraQuest仿真工具对点对点信号传输网络进行了反射仿真,给出了在不同阻抗匹配方式下的仿真测试结果。结果表明,适当的阻抗匹配方式可以改善信号传输的反射现象。     

THru—Si公司推出一种制造多层堆垒芯片三维封装的新技术

Thru-Si Technologies公司(位于美国加州的Sunnyvale)开发了一种新技术,可以将多个含有不同功能线路的(例如存储器,逻辑线路,模拟线路和数字线路等)芯片堆垒在一起进行封装。此项技术,称为S-WLP(stacked wafer-level package,堆     

一种云服务器互连芯片交叉开关的设计与实现

在高端云服务器系统中,计算节点间的互连芯片通过Cache一致性协议将多计算节点互连组成分布式和共享内存空间系统,对接口传输速率和路由交换效率要求较高。文中通过分析Cache一致性协议报文的传输特点和互连网络转发需求,设计实现了一种互连芯片的高阶非对称交叉开关。设计通过了系统级的仿真验证,基于FPGA实现的云服务器互连芯片原型验证系统进行了实际带宽测试和芯片带宽匹配优化。互连芯片流片后的系统实测结果表明,满足功能要求,互连网络处理模块延迟8. 75ns,吞吐率65. 03%,达到了设计目标。     

芯片倒装封装中焊球及铜互连对高速差分信号传输特性影响的仿真研究

焊球与铜互连是芯片倒装封装中两种主要的互连结构,而随着数字电路时钟频率的不断提升,差分信号已成为高速数字电路中最常用的信号形式。采用HFSS全波仿真方法对芯片倒装封装中高速差分信号在差分对焊球和铜互连结构中的传输特性进行了研究。首先在理想情况下对差分对焊球结构进行了建模,分析了焊球阵列中焊球的尺寸和节距参数对差分信号传输特性的影响,发现在假定焊球节距为焊球直径2倍的情况下,现阶段常用的直径为0.1~1.27 mm的焊球中焊球尺寸和节距越小越能在宽频段内实现更好的传输性能。其次对平行式和内弯式、外弯式非平行差分铜互连结构进行了对比研究,发现平行式结构优于内弯式非平行结构,内弯式非平行结构优于外弯式非平行结构。     

一种非均匀采样重构芯片热信号的方法

实时片上热信号是集成电路芯片动态热管理(DTM)的重要信息。提出了一种基于Voronoi图的非均匀采样重构芯片热信号的方法,该方法在16核的处理器上每核9个传感器的情况下给出了最小2.25%的平均误差,并且通过与距离倒数加权平均法的平均运行时间的对比验证了该种方法的优越性。     

一种数字调频系统专用频率合成芯片的设计

针对汽车音响收音数字调谐系统实例,介绍了一种广播用双波段锁相环频率合成芯片的设计方法.本设计采用串行端口按位传输数据的方式,在程序分频器部分使用了吞脉冲技术,不仅简化了控制器的操作,同时也获得了较高的频率分辨力.     

一种新型的全局互连结构及其加工方法

随着特征尺寸的缩小,互连成为制约集成电路性能提高和成本下降的主要因素.为了降低互连延迟,提出了一种全新的全局互连结构,即利用掩膜电镀和CMP技术形成三维的铜互连结构,再利用牺牲层技术将三维结构镂空,得到悬空的全局互连结构.该结构可大大地降低全局互连对延迟的影响.     

一种与VLSI技术兼容的新型三维集成射频干扰滤波器

基于双π型电磁干扰滤波器(EMIF)的电路结构，借鉴集成电路超微细加工技术，提出了与等平面超大规模集成电路工艺完全兼容的一种新型三维集成射频干扰滤波器电路；简要介绍了该电路的绝缘层上金属薄膜三维集成制造方法，建立了电路传递函数模型，并进行了简要分析。该电路可用于制作适合未来电子系统高频化、小型化、轻型化和片式化信号处理的RF片上系统。     

2TF:一种协同考虑过硅通孔和热量的三维芯片布图规划算法

 三维芯片由多个平面器件层垂直堆叠而成,并通过过硅通孔(TSV,Through Silicon Via)进行层间互连,显著缩短了互连线长度、提高了芯片集成度.但三维芯片也带来了一系列问题,其中单个过硅通孔在目前的工艺尺寸下占据相对较大的芯片面积,且其相对滞后的对准技术亦降低了芯片良率,因此在三维芯片中引入过多的过硅通孔将增加芯片的制造和测试成本.垂直堆叠在使得芯片集成度急剧提高的同时也使得芯片的功耗密度在相同的面积上成倍增长,由此导致芯片发热量成倍增长.针对上述问题,本文提出了一种协同考虑过硅通孔和热量的三维芯片布图规划算法2TF,协同考虑了器件功耗、互连线功耗和过硅通孔数目.在MCNC标准电路上的实验结果表明,本文算法过硅通孔数目和芯片的峰值温度都有较大的降低.     

2.5D转接板封装高频互连结构设计、分析与测试

An interposer test vehicle with TSVs(through-silicon vias) and two redistribute layers(RDLs) on the top side for 2.5D integration was fabricated and high-frequency interconnections were designed in the form of coplanar waveguide(CPW) and micro strip line(MSL) structures. The signal transmission structures were modeled and simulated in a 3D EM tool to estimate the S-parameters. The measurements were carried out using the vector network analyzer(VNA). The simulated results of the transmission lines on the surface of the interposer without TSVs showed good agreement with the simulated results, while the transmission structures with TSVs showed significant offset between simulation and test results. The parameters of the transmission structures were changed,and the results were also presented and discussed in this paper.     

三维集成封装中的TSV互连工艺研究进展

为顺应摩尔定律的增长趋势,芯片技术已来到超越"摩尔定律"的三维集成时代。电子系统进一步小型化和性能提高,越来越需要使用三维集成方案,在此需求推动下,穿透硅通孔(TSV)互连技术应运而生,成为三维集成和晶圆级封装的关键技术之一。TSV集成与传统组装方式相比较,具有独特的优势,如减少互连长度、提高电性能并为异质集成提供了更宽的选择范围。三维集成技术可使诸如RF器件、存储器、逻辑器件和MEMS等难以兼容的多个系列元器件集成到一个系统里面。文章结合近两年的国外文献,总结了用于三维集成封装的TSV的互连技术和工艺,探讨了其未来发展方向。     

脉冲信号近距离传输的电路设计

对于脉冲信号传输一百米左右距离的情况,首先用传输线理论分析了信号的传输特性,计算了信号传输的延时、衰减和反射;然后采用RS-485串行总线标准及在传输终端接匹配电阻的电路来传输脉冲信号,一方面提高了信号传输速率和传输距离,另一方面消除了信号因反射引起的畸变和失真,增强了信号的传输可靠性;最后通过实验证明了传输电路结构简单,信号传输可靠性高,具有很大的实用和推广价值。     

RF characterization and modelling of high density Through Silicon Vias for 3D chip stacking

3D integration including Through Silicon Vias is more and more considered as the solution to overcome conventional 2D IC issues. In this way, TSV analytical equivalent models are hardly required to achieve 3D products and to make design recommendations. In this paper, a 3D process flow is detailed and used to integrate specific RF structures including copper-filled TSVs with 3 μm wide and 15 μm deep dimensions. Both measurements and simulations of these structures lead to the extraction of frequency-dependent parameters and the building of a SPICE compatible π-shaped analytical parametrical model of the TSV.     

Integration challenges of copper Through Silicon Via (TSV) metallization for 3D-stacked IC integration

In this paper we will highlight key integration issues that were encountered during the development of the 3D-stacked IC Through Silicon Via (TSV) module and present solutions to achieve a robust copper TSV. Electrical performance of the obtained TSV module is discussed based on a lumped RC model for 3D ring oscillators containing TSVs between bottom and top tiers.     

A geometric approach to chip-scale TSV shield placement for the reduction of TSV coupling in 3D-ICs

In 3D ICs, through-silicon-vias (TSVs) can suffer from cross coupling if signal integrity is not considered during the design process. In this paper, coupling between TSVs is modeled, and a chip-scale TSV shielding scheme is presented. A geometric model is developed to estimate TSV coupling. The low complexity of the geometric model makes it practical for chip-scale shield placement optimization. Two shield placement algorithms are presented and compared to standard shield placement techniques that use a high complexity circuit model of coupling. Results show that our algorithms are able to reduce the total cross coupling in a layout on average 111%/129% more than standard methods.     

硅通孔尺寸与材料对热应力的影响

通过有限元分析研究了单个硅通孔及两片芯片堆叠模型的热应力。采用单个硅通孔模型证实了应力分布受填充材料(铜,钨)的影响,提出钨在热应力方面的优越性,确定了硅通孔尺寸(通孔直径、深宽比等因素)与热应力大小间的对应关系。为寻找拥有最佳热应力的材料组合,采用两片芯片堆叠的二维模型,对常用材料的组合进行了仿真分析,发现以二氧化硅为隔离层,钨为填充金属,锡为键合层的模型具有最理想的热应力特性,此外,铜、ABF以及锡的组合也表现出良好的热应力特性。     

三维集成大功率同步整流器的研究与设计

实现同步整流能够有效提高次级整流效率,并且有利于实现电源模块的小型化.将同步整流器中的控制电路和整流桥分别制作在两层芯片上,然后堆叠两层芯片并通过TSV实现层间信号互连,不仅能进一步提高集成度,还能有效降低引线延迟和功耗.设计了一种大功率同步整流器,仿真实现了输出电压为5V、最大输出电流为13.38A、输出电压和输出电...