共查询到20条相似文献,搜索用时 140 毫秒
1.
单片A/D和D/A转换器存在着受现有电路元件的有限精度限制的缺点。一种新的自校准方法使得对广泛用于高速转换器的二元加权电流源阵列的线性误差进行校正成为可能。为了得到高的校准精度,使用了一种改进的双斜率法(modified dual-slope method)。这就使得制造具有14位或更高分辨率、转换时间小于15μs的A/D和D/A转换器成为可能。 相似文献
2.
3.
4.
5.
6.
积分式A/D转换器具有电路简单、转换精度高、抗干扰能力强等优点,但它存在着转换速度慢的不足。作者采用8031片机及少量外接元件构成三重积分A/D转换器,在达到十六位转换精度的条件下,使积分式A/D转换器速度大大提高。 相似文献
7.
SAR A/D转换器中电容失配问题的分析 总被引:2,自引:0,他引:2
在逐次逼近型(SAR)A/D转换器的设计过程中,电容网络的匹配精度对A/D转换器系统精度有着至关重要的影响。详细推导了电容失配误差与A/D转换器精度的关系表达式,给出了严密的理论证明,为电路设计人员选择工艺、版图方式、电路结构和电容大小提供了有力的理论基础。此论证方式也适用于电阻网络等其他二进制加权网络的精度计算。 相似文献
8.
本文给出了以C8051F020单片机为核心,采用普通元器件所构成的双积分式A/D转换器电路。具有转换速度快、电路结构简单,成本低,易于实现的特点,且可通过软件实现量程扩展、校准与分辨率变更。 相似文献
9.
比较器的设计对于A/D,D/A转换器的精度至关重要。为了满足12位高分辨率的A/D转换器的需要,设计了一种高精度CMOS比较器,采用三级差分比较和一级动态正反馈的Latch结构实现了高比较精度。论文对该比较器的电路结构,增益,带宽,输入失调消除原理和锁存时间常数进行了分析,并利用Hynix 0.5um CMOS工艺提供的器件模型进行了仿真,在20MHZ频率下,比较器的精度达到了400uV。测试结果显示,在16MHZ频率下,比较器的精度达到了600uV。在电源电压为5V时,功耗为78uw。芯片面积是210um *180um 。该比较器已经成功用于一种10MSPS 12位A/D转换器中。该器件还可以用于13位以下的其他A/D转换器电路。 相似文献
10.
11.
12.
提出了一种基于电流模式的算法型A/D转换器电路结构,分析说明了其基本原理和具体实现方法;构造了一个6位50 MSPS算法型A/D转换器,给出了在OrCAD/PSpice 10.5下的仿真结果,得出用电流模式电路设计高速A/D转换器有优势的结论. 相似文献
13.
14.
探讨和研究基于流水线(Pipelined)技术的折叠分级式A/D转换器(ADC),理论分析了它的原理和一般结构,给出了一个具体结构的ADC框图和具体的折叠电路,并得出了实际制作的ADC的测试图。该折叠分级式ADC的输入频率可达到1 MHz,2级折叠电路产生的高2位加上子ADC产生的8位,使A/D转换器可达到10位的分辨率,采样率最大为40 MSPS。 相似文献
15.
16.
A compact, high-resolution analog-to-digital converter (ADC) especially for sensors is presented. The basic structure is a completely digital circuit including a ring-delay-line with delay units (DUs), along with a frequency counter, latch, and encoder. The operating principles are: (1) the delay time of the DU is modulated by the analog-to-digital (A/D) conversion voltage and (2) the delay pulse passes through a number of DUs within a sampling (= integration) time and the number of DUs through which the delay pulse passes is output as conversion data. Compact size and high resolution were realized with an ADC having a circuit area of 0.45 mm/sup 2/ (0.8-/spl mu/m CMOS) and a resolution of 12 /spl mu/V (10 kS/s). Its nonlinearity is /spl plusmn/0.1% FS per 200-mV span (1.8-2.0 V), for 14-b resolution. Sample holds are unnecessary and a low-pass filter function removes high-frequency noise simultaneously with A/D conversion. Thus, the combination of this ADC and a digital filter that follows can eliminate an analog prefilter to prevent the aliasing before A/D conversion. Also, both this ADC can be shrunk and operated at low voltages, so it is an ideal means to lower the cost and power consumption. Drift errors can be easily compensated for by digital processing. 相似文献
17.
介绍了一种适于数字CMOS工艺实现的优化流水线结构A/D转换器的设计。并从如何减少误差来源,消除误差影响,减小电路设计难度等方面对该结构进行了详细分析。公式论证和仿真结果表明,采用该方案可实现20MHz工作频率和10位分辨率的高速高精度、低功耗A/D转换器。 相似文献
18.
PIPELINED多值A/D转换器 总被引:3,自引:3,他引:0
通过对多值ADC数学表示的分析,指出了多值ADC具有更高的信息密度。本文结合数字电路的开关信号理论,设计了Pipelined三值ADC。该ADC在保证较高转换速度的同时具有相对简单的电路结构。 相似文献
19.
Ito M. Miki T. Hosotani S. Kumamoto T. Yamashita Y. Kijima M. Okuda T. Okada K. 《Solid-State Circuits, IEEE Journal of》1994,29(12):1531-1536
A 10 bit CMOS A/D converter with 3 V power supply has been developed for being integrated into system VLSI's. In this A/D converter, redundant binary encoders named “twin encoders” enhance tolerance to substrate noise, together with employing differential amplifiers in comparators. The bias circuit using a replica of the amplifier is developed for biasing differential comparators with 3 V power supply. Subranging architecture along with a multilevel tree decoding structure improves dynamic performance of the ADC at 3 V power supply. The A/D converter is fabricated in double-polysilicon, double-metal, 0.8 μm CMOS technology. The experimental results show that the ADC operates at 20 MS/s and the twin encoders suppress the influence of substrate noise effectively. This ADC has a single power supply of 3 V, and dissipates 135 mW at 20 MS/s operation 相似文献
20.
采用TSMC 0.18μm 1P6M工艺设计了一个12位50 MS/s流水线A/D转换器(ADC)。为了减小失真和降低功耗,该ADC利用余量增益放大电路(MDAC)内建的采样保持功能,去掉了传统的前端采样保持电路;采用时间常数匹配技术,保证输入高频信号时,ADC依然能有较好的线性度;利用数字校正电路降低了ADC对比较器失调的敏感性。使用Cadence Spectre对电路进行仿真。结果表明,输入耐奎斯特频率的信号时,电路SNDR达到72.19 dB,SFDR达到88.23 dB。当输入频率为50 MHz的信号时,SFDR依然有80.51 dB。使用1.8 V电源电压供电,在50 MHz采样率下,ADC功耗为128 mW。 相似文献