首页 | 本学科首页   官方微博 | 高级检索  
相似文献
 共查询到20条相似文献,搜索用时 31 毫秒
1.
研究开发了一种准2μm高速BiCMOS工艺,采用自对准双埋双阱及外延结构.外延层厚度为2.0~2.5μm,器件间采用多晶硅缓冲层局部氧化(简称PBLOCOS)隔离,双极器件采用多晶硅发射极(简称PSE)晶体管.利用此工艺已试制出BiCMOS25级环振电路,在负载电容CL=0.8pF条件下,平均门延迟时间tpd=0.84ns,功耗为0.35mW/门,驱动能力为0.62ns/pF.明显优于CMOS门.  相似文献   

2.
文中报导的砷化镓梁式引线反向并联二极管对,可应用于鉴相器、谐波混频器等宽带部件。该器件以半绝缘GaAs为衬底,选择NbMo/GaAs微合金形成肖特基势垒,SiO2和聚酰亚胺双介质作为钝化保护膜,以及合理的工艺途径。器件抗烧毁能力强,可靠性好。其伏安特性n因子小于1.1,结电容2Cj=0.1~0.2pF,正向微分电阻为3~6Ω,分布电容较小,结电容差为ΔCj≤0.025pF,正向电压差为ΔVF≤25mV。将该器件应用于18~40GHz宽带分谐波混频器中,中频带宽为4~8GHz,混频器的变频损耗低于20dB,本振功率为13dBm。  相似文献   

3.
高性能BiCMOS制造技术及I/O电路优化   总被引:1,自引:0,他引:1  
本文报导一套先进的BiCMOS集成电路制造技术,建立在CMOS工艺基础上的BiCMOS制造工艺,增加了双埋层,2.5微米本征外延层,双阱,基区,多晶硅发射区,深集电区和平坦化双层金属布线等工艺技术。器件性能测试和扫描电镜检查结果表明,双极器件和MOS器件性能优良,BiCMOS器件的抗锁定性能比CMOS器件提高了一个数量级。  相似文献   

4.
本文论述了使用4H-SiC衬底及外延层制作MESFET的方法,测得了栅长为0.7μm、栅宽为332μm的MESFET的直流、S参数和输出功率特性。当Vds=25V时,电流密度约为300mA/mm,最大跨导在38~42mS/mm之间;当频率为5GHz时,该器件的增益为9.3dB,fmax=12.9GHz。当Vds=54V时,功率密度为2.8W/mm,功率附加效率为12.7%。  相似文献   

5.
张兴  石涌泉  路泉  黄敞 《半导体学报》1995,16(11):857-861
本文较为详细地介绍了能有效地改善SOS材料结晶质量的双固相外延DSPE工艺,给出了优化的工艺条件.通过比较用DSPE及普通SOS材料制作的CMOS/SOS器件和电路的特性可以看出,采用DSPE工艺能显著改善SOS材料的表面结晶质量,应用DSPE工艺在硅层厚度为350nm的SOS材料上成功地研制出了沟道长度为1μm的高性能CMOS/SOS器件和电路,其巾NMOSFET及PMOSFET的泄漏电流分别为2.5pA和1.5pA,19级CMOS/SOS环形振荡器的单级门延迟时间为320ps.  相似文献   

6.
采用多晶硅栅全耗尽CMOS/SIMOX工艺成功研制出多晶硅栅器件,其中N+栅NMOS管的阈值电压为0.45V,P+栅PMOS管的阈值电压为-0.22V,在1V和5V电源电压下多晶硅栅环振电路的单级门延迟时间分别为1.7ns和350ps,双多晶硅栅SOI技术将是低压集成电路的一种较好选择。  相似文献   

7.
固相外延CoSi_2薄膜作为扩散源形成n~+p浅结技术研究   总被引:1,自引:0,他引:1  
通过As+离子注入到由TiN/Co/Ti/Si多层结构因相反应得到的外延CoSi2层中,利用外延硅化物作为扩散源(ESADS),形成了0.1μm的浅n+p结.研究了Cosi2外延薄膜离子注入非晶化后的再结晶特性、注入杂质退火时的再分布特性和形成的n+p浅结特性.实验结果表明:外延CoSi2层在非晶化后能有效地再结晶;As原子在多晶CoSi2/Si结构和单晶CoSi2/Si结构中有着不同的再分布特性;同相应的以多晶CoSi2作为扩散源形成的结相比,以外延CoSi2作为扩散源形成的结反向漏电小1~2个数量级,  相似文献   

8.
张兴  王阳元 《电子学报》1996,24(11):30-32,47
利用薄膜全耗尽CMOS/SOI工艺成功地研制了沟道长度为1.0μm的薄膜抗辐照SIMOXMOSFET、CMOS/SIMOX反相器和环振电路,N和PMOSFET在辐照剂量分别为3x105rad(Si)和7x105rad(Si)时的阈值电压漂移均小于1V,19级CMOS/SIMOX环振经过5x105rad(Si)剂量的电离辐照后仍能正常工作,其门延迟时间由辐照前的237ps变为328ps。  相似文献   

9.
自对准外延CoSi_2源漏接触CMOS器件技术   总被引:1,自引:0,他引:1  
CO/Ti/Si或TiN/Co/Ti/Si多层薄膜结构通过多步退火技术在Si单晶衬底上外延生长CoSi2薄膜,AES、RBS测试显示CoSi2薄膜具有良好均匀性和单晶性.这种硅化物新技术已用于CMOS器件工艺.采用等离子体增强化学汽相淀积(PECVD)技术淀积氮氧化硅薄膜,并用反应离子刻蚀(RIE)技术形成多晶硅栅边墙.固相外延CoSi2薄膜技术和边墙工艺相结合,经过选择腐蚀,可以分别在源漏区和栅区形成单晶CoSi2和多晶CoSi2薄膜,构成新型自对准硅化物(SALICIDE)器件结构.在N阱CMOS工艺  相似文献   

10.
本文着重研究了0.6μmTiSi2PolycideLDDNMOS器件工艺技术.用RIE刻蚀获得了0.6μm严格各向异性的精细结构2分析研究表明TEOSSiO2膜厚tf、多晶硅栅的剖面倾角θ是影响侧壁宽度W的重要因素,经优化后可控制W为0.30~0.32μm;在Al与Si之间引入一层TiN/Ti复合层作为Al-Si间的扩散势垒层,获得了良好的热稳定性.上述工艺技术已成功地应用于0.6μmTiSi2PolycideLDDE/DMOS31级环形振荡器的研制,其平均缴延迟为310Ps(0.29mW/级),工作电压  相似文献   

11.
用于亚微米CMOS的轻掺杂漏工艺   总被引:1,自引:0,他引:1  
本文研究了轻掺杂漏工艺对器件特性的影响。优化了轻掺杂区离子注入的剂量和能量。优化的SiO2侧墙LDD工艺有效地抑制了短沟道效应。研制成功了沟道长度为0.5μm的CMOS27级环振电路,门延迟为170ns.  相似文献   

12.
介绍了在Si ̄+注入的n-GaAs沟道层下面用Be ̄+或Mg ̄+注入以形成p埋层。采用此方法做出了阈值电压0~0.2V,跨导大于100mS/mm的E型GaAsMESFET,也做出了夹断电压-0.4~-0.6V、跨导大于100mS/mm的低阈值D型GaAsMESFET。  相似文献   

13.
从文献中摘出了6H碳化硅(6H~SiC)的重要材料参数并应用到2-D器件模拟程序PISCES和BREAKDOWN及1-D程序OSSI中。6H-SiCp-n结的模拟揭示了由于反向电流密度较低的缘故相应器件在高达1000K温度下应用的可能性。6H-SiC1200Vp-n ̄(-)-n ̄(+)二极管与相应硅(Si)二极管的比较说明6H-SiC二极管开关性能较高,同时由于6H-SiC p-n结内建电压较高,其正向功率损耗比Si略高。这种缺点可用6H-SiC肖特基二极管克服。Si、3C-SiC和6H-SiC垂直功率MOSFET的开态电阻通过解析计算进行了比较。在室温下,这种SiCMOSFET的开态电阻低于0.1Ωcm ̄2,可在高达5000V阻塞能力下工作,而SiMOSFET则限于500V以下。这一点通过用PISCES计算6H-SiC1200VMOS-FET的特性得以验证。在低于200V的电压区,由于硅的迁移率较高且阈值电压较低,故性能更优良。在上述的6H-SiCMOSFET的栅氧化层和用于钝化平面结的场板氧化层中存在着大约4×10 ̄6V/cm的电场。为了研究SiC器件的高频性能,提出了6H-SiC发射极的异质双极晶体管?  相似文献   

14.
对用于磁光法拉第旋转器件的掺Bi的YIG薄膜进行了介绍与分析,这种新型磁光薄膜(YbTbBi)3(FeGa)5O12是采用液相外延技术在CaMgZr:GGG晶片的(111)方向生长的,通过合理的配方及工艺生长出了成份均匀,光吸收小,在波长λ=1.31μm和λ=1.55μm时,插损分别为0.3dB和0.2dB,法拉第旋转角分别为2400°/cm和1600°/cm的薄膜,经抛光至290μm的厚度,法拉  相似文献   

15.
BiCMOS是双极的速度和驱动能力与CMOS的高密度和低功耗的结合。考虑到功耗原因,BiCMOS器件主要以CMOS为主。因此,双极器件通常并入CMOS核心工艺流程。当器件尺寸减小时,双极和CMOS技术显得愈发相似。本文例举了0.8μm和0.5μm的技术论点,BiCMOS电路与CMOS相比,成本稍有增加,但其性能提高一倍。  相似文献   

16.
在表层硅厚度为180um的SIMOX材料上,用局部增强氧化隔离等工艺研制了沟道长度为2.5μm的全耗尽CMOS/SIMOX器件。该工艺对边缘漏电的抑制及全耗尽结构对背沟漏电的抑制降低了器件的整体漏电水平,使PMCOS和NMOS的漏电分别达到3.O×10-11A/μm和2.2×10-10A/μm。5V时,例相器的平均延迟时间达6ns。  相似文献   

17.
通过大量辐照实验分析了采用不同工艺和不同器件结构的薄膜短沟道CMOS/SIMOX器件的抗辐照特性,重点分析了H2-O2合成氧化和低温干氧氧化形成的薄栅氧化层、CoSi2/多晶硅复合栅和多晶硅栅以及环形栅和条形栅对CMOS/SIMOX器件辐照特性的影响,最后得到了薄膜短沟道CMOS/SIMOX器件的抗核加固方案.  相似文献   

18.
采用低温生长缓冲层,高温生长GeSi外延层的方法在n型Si衬底上外延生长(i)Ge0.85Si0.15-(p)Si层,以此材料作为吸收区制备成GeSi/Si异质结pin台面光电二极管。其波长范围为0.7-1.55μm,峰值波长位于1.06μm,暗电流密度低达0.033μA/mm^2(-2V),在1.06μm和1.3μm处的响应度分别为1.8A/W(-2V)和0.066A/W(-V)。  相似文献   

19.
BiCMOS是双极速度和驱动能力与CMOS的高密度和低功耗的结合。考虑到功耗原因,BiCMOS器件主要以CMOS为主,因此,双极器件通常并入CMOS核心工艺流程。当器件尺寸减小时,双极和CMOS的技术显得愈发相似。本文列举了0.8μm和0.5μm的技术论点。BiCOS电路与CMOS相比,成本稍高但其性能提高一倍。  相似文献   

20.
本文报道了采用含有InSb非晶过渡层的两步MBE生长技术,在GaAs(100)衬底上异质外延生长的InSb外延层材料特性及初步的器件性能。5μm厚的n型本征InSb外延层77K时的电子浓度和迁移率分别为:n~2.4×10 ̄(15)cm ̄(-3),μ~5.12×10 ̄4cm ̄2V ̄9-1)s ̄(-1),高质量InSb外延层的X射线双晶衍射半峰宽(FWHM)<150″。InSb表面的相衬显微形貌,InSb/GaAs界面的TEM形貌相和InSb外延层的红外透射谱等测试结果都肯定了MBEInSb外延层的质量。研究结果已基本达到目前国外同类研究水平。用MBE生长的n型InSb外延层薄膜首次制作了中波(3~5μm)多元光导线列器件,终测表明,器件的光导响应率较高R(V)~7800V/W,均匀性很好ΔR(V)/R(V)<7%,MBEInSb外延薄膜展示了良好的红外探测器应用前景。  相似文献   

设为首页 | 免责声明 | 关于勤云 | 加入收藏

Copyright©北京勤云科技发展有限公司  京ICP备09084417号