高速BiCMOS工艺研究

研究开发了一种准２μｍ高速ＢｉＣＭＯＳ工艺，采用自对准双埋双阱及外延结构．外延层厚度为２．０～２．５μｍ，器件间采用多晶硅缓冲层局部氧化（简称ＰＢＬＯＣＯＳ）隔离，双极器件采用多晶硅发射极（简称ＰＳＥ）晶体管．利用此工艺已试制出ＢｉＣＭＯＳ２５级环振电路，在负载电容ＣＬ＝０．８ｐＦ条件下，平均门延迟时间ｔｐｄ＝０．８４ｎｓ，功耗为０．３５ｍＷ／门，驱动能力为０．６２ｎｓ／ｐＦ．明显优于ＣＭＯＳ门．     

梁式引线GaAs混频二极管对

文中报导的砷化镓梁式引线反向并联二极管对,可应用于鉴相器、谐波混频器等宽带部件。该器件以半绝缘ＧａＡｓ为衬底,选择ＮｂＭｏ／ＧａＡｓ微合金形成肖特基势垒,ＳｉＯ２和聚酰亚胺双介质作为钝化保护膜,以及合理的工艺途径。器件抗烧毁能力强,可靠性好。其伏安特性ｎ因子小于１．１,结电容２Ｃｊ＝０．１～０．２ｐＦ,正向微分电阻为３～６Ω,分布电容较小,结电容差为ΔＣｊ≤０．０２５ｐＦ,正向电压差为ΔＶＦ≤２５ｍＶ。将该器件应用于１８～４０ＧＨｚ宽带分谐波混频器中,中频带宽为４～８ＧＨｚ,混频器的变频损耗低于２０ｄＢ,本振功率为１３ｄＢｍ。     

高性能BiCMOS制造技术及I/O电路优化

本文报导一套先进的ＢｉＣＭＯＳ集成电路制造技术，建立在ＣＭＯＳ工艺基础上的ＢｉＣＭＯＳ制造工艺，增加了双埋层，２．５微米本征外延层，双阱，基区，多晶硅发射区，深集电区和平坦化双层金属布线等工艺技术。器件性能测试和扫描电镜检查结果表明，双极器件和ＭＯＳ器件性能优良，ＢｉＣＭＯＳ器件的抗锁定性能比ＣＭＯＳ器件提高了一个数量级。     

在1．8GHz频率下功率密度为2．8W／mm的4H－SiCMESFET

本文论述了使用４Ｈ－ＳｉＣ衬底及外延层制作ＭＥＳＦＥＴ的方法，测得了栅长为０．７μｍ、栅宽为３３２μｍ的ＭＥＳＦＥＴ的直流、Ｓ参数和输出功率特性。当Ｖｄｓ＝２５Ｖ时，电流密度约为３００ｍＡ／ｍｍ，最大跨导在３８～４２ｍＳ／ｍｍ之间；当频率为５ＧＨｚ时，该器件的增益为９．３ｄＢ，ｆｍａｘ＝１２．９ＧＨｚ。当Ｖｄｓ＝５４Ｖ时，功率密度为２．８Ｗ／ｍｍ，功率附加效率为１２．７％。     

双固相外延技术及高性能1μmCMOS／SOS器件的研究

本文较为详细地介绍了能有效地改善ＳＯＳ材料结晶质量的双固相外延ＤＳＰＥ工艺，给出了优化的工艺条件．通过比较用ＤＳＰＥ及普通ＳＯＳ材料制作的ＣＭＯＳ／ＳＯＳ器件和电路的特性可以看出，采用ＤＳＰＥ工艺能显著改善ＳＯＳ材料的表面结晶质量，应用ＤＳＰＥ工艺在硅层厚度为３５０ｎｍ的ＳＯＳ材料上成功地研制出了沟道长度为１μｍ的高性能ＣＭＯＳ／ＳＯＳ器件和电路，其巾ＮＭＯＳＦＥＴ及ＰＭＯＳＦＥＴ的泄漏电流分别为２．５ｐＡ和１．５ｐＡ，１９级ＣＭＯＳ／ＳＯＳ环形振荡器的单级门延迟时间为３２０ｐｓ．     

双多晶硅栅SOI MOS器件的研究

采用多晶硅栅全耗尽ＣＭＯＳ／ＳＩＭＯＸ工艺成功研制出多晶硅栅器件,其中Ｎ＋栅ＮＭＯＳ管的阈值电压为０．４５Ｖ,Ｐ＋栅ＰＭＯＳ管的阈值电压为－０．２２Ｖ,在１Ｖ和５Ｖ电源电压下多晶硅栅环振电路的单级门延迟时间分别为１．７ｎｓ和３５０ｐｓ,双多晶硅栅ＳＯＩ技术将是低压集成电路的一种较好选择。     

固相外延CoSi_2薄膜作为扩散源形成n~＋p浅结技术研究

通过Ａｓ＋离子注入到由ＴｉＮ／Ｃｏ／Ｔｉ／Ｓｉ多层结构因相反应得到的外延ＣｏＳｉ２层中，利用外延硅化物作为扩散源（ＥＳＡＤＳ），形成了０．１μｍ的浅ｎ＋ｐ结．研究了Ｃｏｓｉ２外延薄膜离子注入非晶化后的再结晶特性、注入杂质退火时的再分布特性和形成的ｎ＋ｐ浅结特性．实验结果表明：外延ＣｏＳｉ２层在非晶化后能有效地再结晶；Ａｓ原子在多晶ＣｏＳｉ２／Ｓｉ结构和单晶ＣｏＳｉ２／Ｓｉ结构中有着不同的再分布特性；同相应的以多晶ＣｏＳｉ２作为扩散源形成的结相比，以外延ＣｏＳｉ２作为扩散源形成的结反向漏电小１～２个数量级，     

短沟道CMOS／SIMOX器件及电路的辐照特性研究

利用薄膜全耗尽ＣＭＯＳ／ＳＯＩ工艺成功地研制了沟道长度为１．０μｍ的薄膜抗辐照ＳＩＭＯＸＭＯＳＦＥＴ、ＣＭＯＳ／ＳＩＭＯＸ反相器和环振电路，Ｎ和ＰＭＯＳＦＥＴ在辐照剂量分别为３ｘ１０５ｒａｄ（Ｓｉ）和７ｘ１０５ｒａｄ（Ｓｉ）时的阈值电压漂移均小于１Ｖ，１９级ＣＭＯＳ／ＳＩＭＯＸ环振经过５ｘ１０５ｒａｄ（Ｓｉ）剂量的电离辐照后仍能正常工作，其门延迟时间由辐照前的２３７ｐｓ变为３２８ｐｓ。     

自对准外延CoSi_2源漏接触CMOS器件技术

ＣＯ／Ｔｉ／Ｓｉ或ＴｉＮ／Ｃｏ／Ｔｉ／Ｓｉ多层薄膜结构通过多步退火技术在Ｓｉ单晶衬底上外延生长ＣｏＳｉ２薄膜，ＡＥＳ、ＲＢＳ测试显示ＣｏＳｉ２薄膜具有良好均匀性和单晶性．这种硅化物新技术已用于ＣＭＯＳ器件工艺．采用等离子体增强化学汽相淀积（ＰＥＣＶＤ）技术淀积氮氧化硅薄膜，并用反应离子刻蚀（ＲＩＥ）技术形成多晶硅栅边墙．固相外延ＣｏＳｉ２薄膜技术和边墙工艺相结合，经过选择腐蚀，可以分别在源漏区和栅区形成单晶ＣｏＳｉ２和多晶ＣｏＳｉ２薄膜，构成新型自对准硅化物（ＳＡＬＩＣＩＤＥ）器件结构．在Ｎ阱ＣＭＯＳ工艺     

TiSi_2 Polycide LDD MOS工艺研究

本文着重研究了０．６μｍＴｉＳｉ２ＰｏｌｙｃｉｄｅＬＤＤＮＭＯＳ器件工艺技术．用ＲＩＥ刻蚀获得了０．６μｍ严格各向异性的精细结构２分析研究表明ＴＥＯＳＳｉＯ２膜厚ｔｆ、多晶硅栅的剖面倾角θ是影响侧壁宽度Ｗ的重要因素，经优化后可控制Ｗ为０．３０～０．３２μｍ；在Ａｌ与Ｓｉ之间引入一层ＴｉＮ／Ｔｉ复合层作为Ａｌ－Ｓｉ间的扩散势垒层，获得了良好的热稳定性．上述工艺技术已成功地应用于０．６μｍＴｉＳｉ２ＰｏｌｙｃｉｄｅＬＤＤＥ／ＤＭＯＳ３１级环形振荡器的研制，其平均缴延迟为３１０Ｐｓ（０．２９ｍＷ／级），工作电压     

用于亚微米CMOS的轻掺杂漏工艺

本文研究了轻掺杂漏工艺对器件特性的影响。优化了轻掺杂区离子注入的剂量和能量。优化的ＳｉＯ２侧墙ＬＤＤ工艺有效地抑制了短沟道效应。研制成功了沟道长度为０．５μｍ的ＣＭＯＳ２７级环振电路，门延迟为１７０ｎｓ．     

P埋层技术研究

介绍了在Ｓｉ￣＋注入的ｎ－ＧａＡｓ沟道层下面用Ｂｅ￣＋或Ｍｇ￣＋注入以形成ｐ埋层。采用此方法做出了阈值电压０～０．２Ｖ，跨导大于１００ｍＳ／ｍｍ的Ｅ型ＧａＡｓＭＥＳＦＥＴ，也做出了夹断电压－０．４～－０．６Ｖ、跨导大于１００ｍＳ／ｍｍ的低阈值Ｄ型ＧａＡｓＭＥＳＦＥＴ。     

SiC器件──物理与数值模拟

从文献中摘出了６Ｈ碳化硅（６Ｈ～ＳｉＣ）的重要材料参数并应用到２－Ｄ器件模拟程序ＰＩＳＣＥＳ和ＢＲＥＡＫＤＯＷＮ及１－Ｄ程序ＯＳＳＩ中。６Ｈ－ＳｉＣｐ－ｎ结的模拟揭示了由于反向电流密度较低的缘故相应器件在高达１０００Ｋ温度下应用的可能性。６Ｈ－ＳｉＣ１２００Ｖｐ－ｎ￣（－）－ｎ￣（＋）二极管与相应硅（Ｓｉ）二极管的比较说明６Ｈ－ＳｉＣ二极管开关性能较高，同时由于６Ｈ－ＳｉＣ　ｐ－ｎ结内建电压较高，其正向功率损耗比Ｓｉ略高。这种缺点可用６Ｈ－ＳｉＣ肖特基二极管克服。Ｓｉ、３Ｃ－ＳｉＣ和６Ｈ－ＳｉＣ垂直功率ＭＯＳＦＥＴ的开态电阻通过解析计算进行了比较。在室温下，这种ＳｉＣＭＯＳＦＥＴ的开态电阻低于０．１Ωｃｍ￣２，可在高达５０００Ｖ阻塞能力下工作，而ＳｉＭＯＳＦＥＴ则限于５００Ｖ以下。这一点通过用ＰＩＳＣＥＳ计算６Ｈ－ＳｉＣ１２００ＶＭＯＳ－ＦＥＴ的特性得以验证。在低于２００Ｖ的电压区，由于硅的迁移率较高且阈值电压较低，故性能更优良。在上述的６Ｈ－ＳｉＣＭＯＳＦＥＴ的栅氧化层和用于钝化平面结的场板氧化层中存在着大约４×１０￣６Ｖ／ｃｍ的电场。为了研究ＳｉＣ器件的高频性能，提出了６Ｈ－ＳｉＣ发射极的异质双极晶体管?     

新型掺Bi的YIG磁光薄膜

对用于磁光法拉第旋转器件的掺Ｂｉ的ＹＩＧ薄膜进行了介绍与分析，这种新型磁光薄膜（ＹｂＴｂＢｉ）３（ＦｅＧａ）５Ｏ１２是采用液相外延技术在ＣａＭｇＺｒ：ＧＧＧ晶片的（１１１）方向生长的，通过合理的配方及工艺生长出了成份均匀，光吸收小，在波长λ＝１．３１μｍ和λ＝１．５５μｍ时，插损分别为０．３ｄＢ和０．２ｄＢ，法拉第旋转角分别为２４００°／ｃｍ和１６００°／ｃｍ的薄膜，经抛光至２９０μｍ的厚度，法拉     

亚微米BiCMOS工艺技术

ＢｉＣＭＯＳ是双极的速度和驱动能力与ＣＭＯＳ的高密度和低功耗的结合。考虑到功耗原因，ＢｉＣＭＯＳ器件主要以ＣＭＯＳ为主。因此，双极器件通常并入ＣＭＯＳ核心工艺流程。当器件尺寸减小时，双极和ＣＭＯＳ技术显得愈发相似。本文例举了０．８μｍ和０．５μｍ的技术论点，ＢｉＣＭＯＳ电路与ＣＭＯＳ相比，成本稍有增加，但其性能提高一倍。     

全耗尽CMOS／SIMOX器件研制

在表层硅厚度为１８０ｕｍ的ＳＩＭＯＸ材料上，用局部增强氧化隔离等工艺研制了沟道长度为２．５μｍ的全耗尽ＣＭＯＳ／ＳＩＭＯＸ器件。该工艺对边缘漏电的抑制及全耗尽结构对背沟漏电的抑制降低了器件的整体漏电水平，使ＰＭＣＯＳ和ＮＭＯＳ的漏电分别达到３．Ｏ×１０－１１Ａ／μｍ和２．２×１０－１０Ａ／μｍ。５Ｖ时，例相器的平均延迟时间达６ｎｓ。     

短沟道CMOS／SOI器件加固技术研究

通过大量辐照实验分析了采用不同工艺和不同器件结构的薄膜短沟道ＣＭＯＳ／ＳＩＭＯＸ器件的抗辐照特性，重点分析了Ｈ２－Ｏ２合成氧化和低温干氧氧化形成的薄栅氧化层、ＣｏＳｉ２／多晶硅复合栅和多晶硅栅以及环形栅和条形栅对ＣＭＯＳ／ＳＩＭＯＸ器件辐照特性的影响，最后得到了薄膜短沟道ＣＭＯＳ／ＳＩＭＯＸ器件的抗核加固方案．     

Si基Ge0.85Si0.15异质光电二极管

采用低温生长缓冲层,高温生长ＧｅＳｉ外延层的方法在ｎ型Ｓｉ衬底上外延生长（ｉ）Ｇｅ０．８５Ｓｉ０．１５－（ｐ）Ｓｉ层,以此材料作为吸收区制备成ＧｅＳｉ／Ｓｉ异质结ｐｉｎ台面光电二极管。其波长范围为０．７－１．５５μｍ,峰值波长位于１．０６μｍ,暗电流密度低达０．０３３μＡ／ｍｍ＾２（－２Ｖ）,在１．０６μｍ和１．３μｍ处的响应度分别为１．８Ａ／Ｗ（－２Ｖ）和０．０６６Ａ／Ｗ（－Ｖ）。     

亚微米BiCMOS工艺技术

ＢｉＣＭＯＳ是双极速度和驱动能力与ＣＭＯＳ的高密度和低功耗的结合。考虑到功耗原因，ＢｉＣＭＯＳ器件主要以ＣＭＯＳ为主，因此，双极器件通常并入ＣＭＯＳ核心工艺流程。当器件尺寸减小时，双极和ＣＭＯＳ的技术显得愈发相似。本文列举了０．８μｍ和０．５μｍ的技术论点。ＢｉＣＯＳ电路与ＣＭＯＳ相比，成本稍高但其性能提高一倍。     

MBE生长InSb外延层特性及红外探测器研究

本文报道了采用含有ＩｎＳｂ非晶过渡层的两步ＭＢＥ生长技术，在ＧａＡｓ（１００）衬底上异质外延生长的ＩｎＳｂ外延层材料特性及初步的器件性能。５μｍ厚的ｎ型本征ＩｎＳｂ外延层７７Ｋ时的电子浓度和迁移率分别为：ｎ～２．４×１０￣（１５）ｃｍ￣（－３），μ～５．１２×１０￣４ｃｍ￣２Ｖ￣９－１）ｓ￣（－１），高质量ＩｎＳｂ外延层的Ｘ射线双晶衍射半峰宽（ＦＷＨＭ）＜１５０″。ＩｎＳｂ表面的相衬显微形貌，ＩｎＳｂ／ＧａＡｓ界面的ＴＥＭ形貌相和ＩｎＳｂ外延层的红外透射谱等测试结果都肯定了ＭＢＥＩｎＳｂ外延层的质量。研究结果已基本达到目前国外同类研究水平。用ＭＢＥ生长的ｎ型ＩｎＳｂ外延层薄膜首次制作了中波（３～５μｍ）多元光导线列器件，终测表明，器件的光导响应率较高Ｒ（Ｖ）～７８００Ｖ／Ｗ，均匀性很好ΔＲ（Ｖ）／Ｒ（Ｖ）＜７％，ＭＢＥＩｎＳｂ外延薄膜展示了良好的红外探测器应用前景。