共查询到10条相似文献,搜索用时 31 毫秒
1.
2.
3.
面向逻辑设计的SDRAM 控制器性能度量模型* 总被引:1,自引:0,他引:1
以SDRAM控制器为研究对象,探讨硬件逻辑设计时其性能度量的方法,通过建立一个硬件时钟周期级上的SDRAM控制器性能度量模型,在硬件逻辑实现的层次上实现了SDRAM控制器性能的评估。根据该性能度量模型,既可以分析已有设计的性能,又可以启发SDRAM控制器的优化方案。在双向有线数字电视信道SoC系统平台上应用该度量模型对三个AMBA总线接口的SDRAM控制器实现方案的性能进行分析,从而验证该性能度量模型适用于评估和指导SDRAM控制器的设计。该实验方法还可以用来评价各个不同IP核提供商提供的SDRAM控制 相似文献
4.
针对红外图像数据量大,传输速度快的特点,提出了一种以SDRAM(Synchronous Dynamic Random Access Memory,同步动态随机存储器)作为缓存器的实现方案;利用现场可编程门阵列(FPGA)作为主控芯片,解决了SDRAM的不同猝发长度读写和动态刷新等关键技术,实现了SDRAM高速接口电路;经调试,本接口电路可以按照红外探测器的时序送出图像数据,实现了4 Mbytes/s的稳定写入速度和160 Mbytes/s的峰值读出速度;实验结果表明,该方案可以满足大多数信号模拟器对容量和速度的需求. 相似文献
5.
基于PCI总线的高速大容量数据采集卡 总被引:6,自引:0,他引:6
介绍了一种基于PCI总线的高速大容量数据采集卡的设计原理与实现。该采集卡由预处理电路、A/D转换器、同步动态随机存储器(SDRAM)、高频时钟发生器、集成于FPGA芯片的PCI接口控制器和SDRAM控制器组成。它通过PCI总线接口与计算机连接,可完成400MHz/s实时数据采集、512MB实时数据存储。 相似文献
6.
介绍了一种基于可编程片上系统(System on Programmable Chip, SOPC) SDRAM的通用测试方法和测试技术的系统实现。采用Altera的FPGA芯片EP3C40F484I7作为SDRAM的控制器,建立基于SOPC的嵌入式系统,编写对应的控制和测试程序。通过选择时钟频率和锁相环的相移,使得SDRAM时钟和控制器时钟同步,确保该SDRAM测试技术平台能够系统验证SDRAM芯片的工作状态。 相似文献
7.
8.
9.
PCM语音编码芯片MC14LC5480工作时需要3种不同的时钟信号:芯片工作主时钟、位同步时钟和帧同步时钟.使用单片机P89LPC932A1的定时器T1、SPI时钟和CCU单元的PWM这3部分系统级功能来实现MC14LC5480的驱动,并利用单片机的SPI接口与之通信,同步双向传输PCM编码. 相似文献
10.
介绍了一种基于DDR2 SDRAM与USB 2.0接口的大容量数据高速采集系统,该系统以FPGA为控制核心;利用FPGA的内部模块化的编程、DDR2 SDRAM的大容量存储以及USB 2.0接口的高速传输能力实现了数据的高速采集、大容量存储和传输;该系统支持热插拨和即插即用,使用方便;实验结果表明该系统可以实时高速的进行数据采集、存储和传输,最高传输速率可达20 MByte/s;在信号的高速采集领域有着很高的应用价值。 相似文献