高速低功耗电流型灵敏放大器的设计

提出了一款适合在低电压、大容量SRAM中应用的高速低功耗电流型灵敏放大器。该电路在交叉耦合反相器之间添加了一对隔离管,有效消除了大量位线寄生电容所带来的负面影响,从而极大提高了灵敏放大器的速度。同时,通过对时序控制电路的优化,有效降低了放大器的功耗。采用SMIC0．13μm数字工艺在HSpice下进行仿真,结果表明：在室温,1．2V工作电压下,灵敏放大器的放大延迟仅为0．344ns,功耗为102μw。相比文献中提出的电流型灵敏放大器,速度分别提高了9．47％和31．2％,功耗则降低了64．8％与63％。     

应用于智能水表的低功耗低噪声放大器设计

提出了基于多管并联结构的低功耗低噪声放大器(LNA),讨论了这种结构下噪声与功耗的相互关系,提出了低功耗LNA基于"优化区"概念的设计准则.提出的电路具有结构简单对称的特点.在0.35 μm CMOS工艺下进行PSPICE仿真测试.结果表明,新的低噪声放大器在(2.5) V电压下功耗仅为110 μW,等效输入噪声为16.5 nV/Hz~(1/2).与已发表的低噪声放大器比较,具有明显的低功耗特点.     

一种超低功耗放大器的设计

设计了一种集成于电源管理芯片内部的超低功耗运算放大器电路。采用HSPICE，对电路进行模拟仿真，并与传统放大器电路进行了比较。结果表明，该电路具有超低静态电流和超低功耗的特点。     

低压低功耗CMOS电流反馈运算放大器设计

利用电流传输器CCII+作为输入(输出)缓冲器,使用0.18μMCMoS工艺设计了低压低功耗电流反馈运算放大器,模拟结果初步获得了与增益无关的23.3MHz带宽及27.7V/μS的转换速率.     

一种低功耗低噪声仪表放大器的设计

基于SMIC 0.18 μm CMOS工艺,设计了一种用于电生理信号监测的低功耗、低噪声仪表放大器。采用两级放大结构和斩波技术,减小了低频闪烁噪声。引入波纹抑制负反馈环路,减小了斩波带来的波纹噪声。采用积分负反馈直流失调抑制(DCOC)环路,减小了电路的失调。采用自举技术,增大了电路的输入阻抗。该电路的功耗仅为600 nW,带内(0.5～500 Hz)噪声小于200 nV/Hz,CMRR大于105 dB,输入阻抗大于500 MΩ。     

低压低功耗电流反馈运算放大器设计

基于第三代电流传输器,通过在放大级与输出之间采用隔离补偿电容,以消除低频零点的方式,设计了一种新型的低压低功耗的电流反馈运算放大器.基于TMSC 0.35μmCMOS工艺,在1.5 V电源电压工作条件下,采用Hspice在LEVEL49模型参数下对整个电路进行仿真.仿真结果:直流增益96.3 dB,单位增益带宽765 MHz,静态功耗0.82mW,闭环工作状态下有64.3 MHz的固定带宽.     

一种低功耗2.4GHz低噪声放大器设计

设计了一个低功耗2.4 GHz低噪声放大器,并详细阐述了电路的噪声匹配理论.该低噪声放大器采用经典的共源共栅结构,为了同时满足共轭匹配与噪声匹配,在输入管的栅源间增加了一个电容Cex.电路设计采用SMIC 65 nm CMOS工艺,并用Cadence进行仿真.仿真结果表明:电路在1.2V电源电压下的功耗小于7 mW,噪...     

一种跨阻放大器的设计

文章提出了一种基于调节型共源共栅电路结构（RGC）的跨阻放大器,采用0.5μm的标准互补型金属氧化物半导体（CMOS）工艺进行设计,仿真。测试结果表明,该电路具有69.93dB的跨阻增益,830MHz的-3dB带宽。在输入电流为1μA时,其输出电压的动态摆幅达到4.5mV,在5V电源电压下功耗仅为63.16mW。     

高速低功耗SRAM中灵敏放大器的设计

本文对比分析了运放型、交叉耦合型和锁存器型灵敏放大器三种不同的SRAM灵敏放大器的基本结构并通过仿真比较了它们的优缺点,在此基础上设计了读出放大时间在最坏情况下需0.5 ns,静态维持功耗约为0.1 mW的SRAM灵敏放大器.     

The Logarithmic Tunnel Diode Amplifier

This paper describes design techniques and performance characteristics of a high-frequency logarithmic amplifier. The technique used is to sum the detected outputs of each amplifier in a cascade in order to generate a straight line segment approximation to the desired logarithmic responses. It is shown that the normal RF characteristics of tunnel diode amplifiers approximate this performance when operated at minimum negative resistance. A 3.05 GHz tunnel diode amplifier is designed using these principles, and its performance is described in this paper. It is shown that the amplifier has an experimental error of /spl plsmn/0.625 dB over a compression range of 60 dB input signal power.     

The Effect of Parasitic Elements on Reflection Type Tunnel Diode Amplifier Performance

The effect of the tunnel diode series inductance and stray capacitance on the gain and bandwidth of broadband reflection type amplifiers is considered. General stability criteria imposed by these reactance are given together with realizability conditions for ideal (flat gain), Butterworth and Chebyshev responses. The main effect of the parasitic elements is to restrict the range of gain and bandwidth which may be achieved for a given number of elements in the matching network. The minimum gain is restricted together with both the maximum and minimum bandwidths. Comprehensive sets of curves are given which enable a rapid design of either Butterworth or Chebyshev response to be accomplished, and a procedure is given for conversion of the low-pass prototype network to band-pass form in the presence of the parasitic reactances. The frequency transformation is used to obtain an upper limit on the center frequency of the band-pass amplifier imposed by the parasitic. The use of the design data is illustrated by numerical examples.     

一种低压高速灵敏放大器电路的设计

提出了一种适合于低电源电压嵌入式闪存系统的高速的灵敏放大器电路。讨论了应用在这个灵敏放大器电路中的自箝位预充技术及自定时锁存技术。提出的灵敏放大器电路在0.11μm的嵌入式闪存平台上实现。测试结果表明:本文提出的灵敏放大器电路在1V的电源电压下达到6.4ns的访问时间。     

Analysis and Design of an X-Band Actively Compensated IMPATT Diode Amplifier

This paper shows how broad-banding of an IMPATT diode amplifier can be achieved using a circuit technique known as active reactance compensation. Theoretical analysis and experimental results both show that the gain-bandwidth products of an uncompensated IMPATT amplifier improves from G/sup 1/2/B = k to G/sup 1/4/B = 2k (where k is a constant) for the same amplifier actively compensated. The measured 3-dB bandwidth of 230 MHz for a 9.0-GHZ amplifier having a gain of 10 dB is improved to 700 MHz at the same gain.     

Ka波段脉冲功率放大器高速、高可靠设计

提出一种Ka波段脉冲功率放大器的设计方法,重点针对高速双脉冲调制开关电路进行了论述,同时针对可靠性开展了热设计,对样机进行了测试,脉冲功率信号上升、下降沿时间≤4.0ns,可靠性设计满足一级降额要求,各项主要指标满足设计要求,验证了设计方法的合理性和可行性。     

高速并行信号处理系统的设计

实时信号分析系统要求具有处理大量数据的能力,以保证系统的实时性.基于某重点工程项目,采用Altera公司的新型现场可编程门阵列（FPGA）和AD公司的新型ADSP-TS101S系统,对于高速实时并行处理进行了研究,设计实现了一种新的高速数据并行分析系统,并介绍了DSP的操作流程.该系统能对输入信号的频谱进行分析,并已测试成功,应用于某雷达监测系统.构建的FPGA＋DSP处理系统的结构灵活,有较强的通用性,并适于模块化设计,同时其开发周期较短,系统易于维护和扩展.     

二极管抽运YAG激光器放大特性的研究

介绍了一种高光束质量、高峰值功率的二极管抽运主振荡功率放大器(MOPA)系统.通过对抽运均匀性的优化及放大特性的研究,应用了像传递和相位共轭等技术,达到了重复频率40 Hz,单脉冲能量400mJ,脉冲宽度约7ns,光束质量优于2倍衍射极限的指标.     

DVB-C2中高速并行BCH编码器的设计与实现

针对DVB-C2标准,设计一种并行BCH编码器,并在Altera公司的EP3C55 FPGA上实现了该方案.实验结果表明,提出的并行编码器运算速度快,吞吐量大,具有一定的工程实用价值.