安森美低厚度SOD-123FL封装

安森美半导体为TVS元件和肖特基二极管系列推出低厚度SOD-123FL封装。SOD—123FL封装器件可直接替代电路板中的SOD-123(JEDEC DO219)封装器件。SOD-123FL封装的W／mm^2热性能比SOD—123提高达149％，比SMA提高达90.5％，比PowerMite提高达26.5%。SOD-123FL厚度（最大为1mm）比标准SOD-123封装低25%，     

计算机及其系列、计算机系统与计算机网络

Y2001-62925-123 0209374自适应用户界面的功能说明=Functionality specifica-tion for adaptive user interfaces[会.英]/Granlc,A.＆Glavlnic.V.//2000 IEEE Mediterranean Electrotechni-cal Conference,VoI 1 of 3:Reglonal Communication andInformation Techriology.—123～126(E)     

电真空器件

Y2000-62128-123 0012580高清晰彩色显像管平面型阴罩板的设计=The designof flat shadow mask for improvement definition CPT[会,英]/Qian,W.Z.& Wang,J.Q.//Proceedings of the     

自适应、自学习、自整定和自组织系统

Y2000-62442-2094 0021340不完整系统的自适应跟踪控制的例子=Adaptivetracking control of nonholonomic systems:an example[会,英]/Lefeber,E.& Nijmeijer,H.//1999 IEEEDecision and Control,Vol.3.—2094～2099(HC)0021341用输入输出模型表示的非线性系统的模糊神经网络滑模自适应控制[刊]/达飞鹏//电子学报.—2000,28(7).—51～54(K)0021342基于高阶累积量的盲自适应多用户检测[刊]/徐长江//电子学报.—2000,28(7).—48～50,54(K)基于高阶累积量,讨论一种新的盲多用户检测方法。首先,分析了一种新的优化准则,证明该优化准则     

JAZZPRO AE-8i扬声器

AE-8i全频扬声器单元体是委托意大利FAITALPRO公司专为其研发的钕铁硼低频单元和钕铁硼高频单元,8in（1in=2．54cm）低频单元额定功率8Ω200W,灵敏度96dB;喉口为38mm高频单元额定功率8Ω40W,灵敏度为110dB,AE-8i整只扬声器的频响为80Hz～21kHz（＋3dB）;最大声压级可达到123dB,针对AE-8i扬声器,     

化合物半导体

Y2000-62066 00053931998年砷化镓可靠性讨论会会议录=Proceedings ofGaAs reliability workshop[会,英]/JEDEC JC-14.7     

技术动态

JEDEC固态技术协会发布统一闪存标准JEDEC固态技术协会,全球微电子产业标准的领导制定机构,日前发布了其下一代存储系统标准-统一闪存（UFS）。UFS的设计目标是基于闪存的移动设备如智能手机与平板电脑等嵌入式与可插拔式通用的最先进的闪存存储规范。UFS标准代表了JEDEC在此领域已有标准的演进。它特别针对需要高性能与低功耗的移动应用及计算系统进行了量身定制。UFS初始数据吞吐速率将达到每秒300兆字节。该标准还支持指令队列功能,提高了随机读写速度。     

高频雷达工作频率优选方法研究

高频雷达能够实现对视距外目标的探测和跟踪,有广泛的军事应用前景.随着高频雷达的不断发展,雷达工作频率优选方法成为一个重要研究课题.提出了基于信杂比最大的高频地波雷达工作频率优选准则,并对准则中的地波传输损耗和目标的雷达截面积与雷达工作频率的关系进行了讨论,最后得出频率优选方法.该方法能够针对不同类型的探测目标选出雷达最优的工作频率,对高频雷达设计和运用具有指导意义.     

16～17 GHz体声波延迟线技术研究

通过优化高频低损耗换能器设计、极薄压电薄膜生长、微波网络匹配、高频气密封外壳的电磁兼容设计等技术,研制出了工作在16～17 GHz的微波声体波延迟线,其带宽为1 098 MHz,延迟时间0.34 μs,插入损耗-54 dB,三次渡越抑制28 dB,直通抑制44 dB.     

导航与制导

Y2002-63092-662 0213647火星表面的水定位的基于准则系统=A ruh-based sys-tem for localization of water on the surface of mars[会,英]/Hashemi,R.R.& Jin,L.//2001 IEEE Interna-tional Conference on Information Technology:Codingand Computing.—662～667(HE)     

其它电真空器件

Y98-61387-1163 9913026金属卤化物灯的高频电子电路模型=High frequencyelectrical circuit model of metal-halide lamp[会,英]/Liang,T.J.& Su,K.H.//1998 IEEE 13th AppliedPower Electronics Conference.Vol.2.—1163～1167(AG)     

雷达跟踪、探测

Y2000-62029-54 0008200利用一维远距离分辨率雷达对时间临界的运动目标的自动目标识别=Automatic target recognition of time ntical moving targets using 1D high range resolution(HRR)radar[会,英]/Williams,R.& Westerkemp,J.//1999 IEEE Radio Conference.—54～59(AC)     

JEDEC在华发展目标：将中国的标准推向世界市场

JEDEC在中国的发展目标是,同中国政府和相关产业组织合作制定全球标准,将中国的标准推向世界市场,吸纳中国的公司为会员参与JEDEC标准的制定,以发挥其应有的影响力。     

Altera率先在业界实现对新的JEDEC DDR3 SDRAM标准的全面支持

Altera公司宣布,第一个在FPGA业界实现了对高性能DDR3存储器接口的全面支持.在最近通过的JESD79-3 JEDEC DDR3 SDRAM标准下,Altera StratixⅢ系列FPGA可以帮助设计人员充分发挥DDR3存储器的高性能和低功耗优势,这类存储器在通信、计算机和视频处理等多种应用中越来越关键.     

JEDEC助中国半导体标准制定

3月5日,世界首席半导体标准化委员会—JEDEC在上海举办了记者招待会。过去五年间,JEDEC曾与中国电子标准协会(CESA)、中国半导体行业协会(CSIA)及中国电子标准研究所(CESI)等     

基于高性能数字芯片的多协议可编程接口设计

设计并制作了一种基于SMIC18混合信号工艺,可用于高性能数字芯片中的多协议、可编程输入接口电路.Cadence SPECTRE仿真及测试结果表明,电路可以在多种不同的JEDEC标准协议下工作并自由切换,并加入可控延迟,根据不同协议,电路可以编程选择不同的输入缓冲路径,在同一模块上集成10种JEDEC协议标准.电路同时可以在高至200 MHz的HSTL协议下工作,也可以满足LVTTL等协议的5 V耐压需求.     

恒忆、群联电子和海力士合作

恒忆半导体（Numonyx）、群联电子（Phison Electronics Corp．）和海力士（Hynix）宣布签署一份合作开发协议,三方将按照JEDEC新发布的JEDEC eMMC4．4产业标准,为下一代managed—NAND解决方案开发闪存控制器。     

具有安全特性的低功耗FPGA

JEDEC JESD204AADC与DAC具有优异的高输入频率线性度性能,可与Lattice、Attera及Xilinx等推出的高性价比FPGA实现全面互通。相比传统的并行数字接口,最新的JEDEC串行数字接口为高速数据采集工程师提供了强大的设计方案。     

节能LPDDR DRAM设备验证

DDR DRAM设备开始进一步采用低电源电压来减低能耗。验证这些设备需要执行JEDEC规范所述的大量测试,这是个复杂而费时的过程。泰克示波器的DDRA软件提供了一整套符合JEDEC规范的自动化测量,能够简化对内存设备的验证。     

要闻

JEDEC发布e-MMC标准4.5更新版日前,JEDEC固态技术协会发布了JESD84-B45号标准,嵌入式多媒体卡(e-MMC)电器标准(4.5版设备)。嵌入式多媒体卡标准已经成为产业领先的用于存储系统代码、软件应用以及用户数据的嵌入式非易