共查询到18条相似文献,搜索用时 78 毫秒
1.
FIR数字滤波器的FPGA实现 总被引:4,自引:0,他引:4
李伟 《计算机与数字工程》2007,35(1):163-165
介绍了FIR数字滤波器FPGA的实现方法,阐述了FIR滤波器的线性相位特点和结构原理,并依据这些原理,对FIR卷积运算算法的VHDL的实现进行了探讨。 相似文献
2.
3.
4.
FIR滤波器的FPGA实现及其仿真研究 总被引:4,自引:11,他引:4
本文提出了一种采用现场可编程门阵列器件FPGA实现FIR字滤波器硬件电路的方案,该方案基于只读存储器ROM查找表的分布式算法。并以一个十六阶低通FIR数字滤波电路在ALTERA公司的CYCLONE系列FPGA芯片上的实现为例说明了设计过程。所设计电路通过软件验证和硬件仿真,结果表明电路工作正确可靠,满足设计要求,性能优于用DSP和传统方法实现的FIR滤波器。 相似文献
5.
减少系统资源占用.提高运算速度与运算精度一直是FIR数字滤波器的研究中的主要课题。采用VHDL语言在FPGA上实现一种FIR.数学滤波器。该滤波器采用CSD—RAG编码.利用公共因子来构建加法树。相对于传统的乘累加结构与DA查表法,能大量地降低系统资源占用.同时采用整数量化抽头系数,提高数据处理的精度。 相似文献
6.
用MATLAB设计及FPGA实现FIR滤波器的方法 总被引:5,自引:0,他引:5
FIR滤波器是一种被广泛应用的基本的数字信号处理部件。针对采用常用的软、硬件方法设计实现FIR滤波器存在的问题,提出采用MATLAB的窗函数方法设计并在FPGA上高效实现严格线性相位FIR滤波器的方案。通过编程调试得到满意的结果。该方法实现FIR滤波器器件体积小、性能可靠、价格低廉、设计周期短,可作为高速数字滤波设计的较好方案。 相似文献
7.
对于在数字信号处理,以专用DSP芯片设计有限长单位冲激响应(FIR)滤波器速度较慢的情况,提出一种基于分布式算法(DA)和现场可编程门阵列(FPGA)实现滤波器的优秀办法,并以一个16阶FIR滤波器在ACTEL公司的ProASIC3 A3P250芯片上实现为例说明了设计过程,实验结论表明:电路工作正常,数据实现满足设计要求. 相似文献
8.
基于DSP的FIR数字滤波器设计与实现 总被引:5,自引:0,他引:5
分析了FIR数字滤波器的基本原理,在MATLAB环境下利用窗函数设计FIR低通滤波器,实现了FIR低通滤波器的设计仿真.将设计的符合要求的滤波器在TI公司DSP TMS320LF2407A上实现.通过实验结果表明FIR滤波器准确度高、稳定性好,可以有效的滤除干扰信号,设计结果满足性能指标要求. 相似文献
9.
以FPGA为硬件平台,利用FPGA的DSP开发工具DSP Builder对数字滤波器进行建模设计及系统模型仿真,生成VHDL工程文件,编制相应顶层文件,使其符合滤波器硬件系统。利用QuartusⅡ对项目进行综合、编译和调试,生成原理图模块和RTL电路图。通过对5 kHz方波信号进行仿真滤波,并将VHDL下载到硬件系统中进行硬件实现,有效地提取到5 kHz的正弦信号。实验结果表明,该设计很好地达到了FIR滤波器的性能,为数字滤波器的设计与实现提供了新的途径和方法。 相似文献
10.
本文介绍了PLD的概念及发展状况,说明了用CPLD实现FIR数字滤波器的优点,并将它与一般方法进行了比较。详细阐述了如何用CPLD实现FIR数字滤波器的硬件电路和用MAX PLUSⅡ实现FIR滤波器的思路。 相似文献
11.
随着数字技术的发展,数字滤波器的功能越来越受到人们的注意和广泛应用,它有精度高、灵活性大等突出特点.FIR数字滤波具有稳定性高,严格的线性相位,能用FFT算法实现等特点.通过FPGA实现FIR数字滤波具有实时性高、处理速度快、精度高的特点.文章先通过MatIab DSP Builder设计出FIR滤波器模型,然后利用Simulink进行模型仿真.再用ModelSim进行功能仿真,最后用Quartus Ⅱ进行时序仿真.仿真结束后下载到选定的FPGA上,在FGPA上实现FIR数字滤波. 相似文献
12.
研究基于分布式算法的数字滤波器设计方法,介绍了能高效实现固定常数乘法的分布式算法原理,并将分布式算法应用于FIR低通滤波器设计,实现了16阶滤波器的设计和调试.采用了EP3C25F324C8来完成滤波器的设计,其中采用串行加法器将数据进行预相加,将16阶降为8阶,降低了资源占用率并提升了处理速度.使用Matlab编程8阶固定常数系数对应256个值的查找表直接导入到FPGA的ROM中,设计方法具有兼容性,可设计更高阶次的滤波器.通过功能仿真证明,方法可行高效. 相似文献
13.
为了整合串行、并行、拆分查找表三种主要分布式算法在存储器占用和时钟周期利用上的优缺点,提出了一种利用并行+拆分查找表分布式算法实现高阶FIR滤波器的方法.对分布式算法的串行、并行和拆分查找表结构进行比较说明,通过分析计算,阐述了新提出的并行+拆分查找表分布式算法的优势.介绍了以FPGA为核心器件及其他国产元器件搭建实现的系统硬件电路,元器件国产化率高达100%.同时,利用Matlab软件进行理论仿真,最后应用网络分析仪测试高阶FIR滤波器的幅频特性,验证了该算法的有效性和实时性. 相似文献
14.
15.
16.
基于FPGA的IIR数字滤波器的设计与实现 总被引:3,自引:0,他引:3
介绍一种使用二阶节级联方法在FPGA上实现任意阶数的IIR(无限脉冲响应)数字滤波器的原理和方法。首先在Matlab软件的Simulink仿真工具箱上设计了符合要求的滤波器,进一步通过VerilogHDL硬件描述语言加以描述,最后在Altera公司的QuartusⅡ软件上实现了IIR滤波器的设计、综合和仿真。这种设计方案的选择使得最终的设计产品具有更好的灵活性和适应范围。 相似文献
17.
基于DA算法的FIR数字滤波器的FPGA设计 总被引:1,自引:0,他引:1
凭借规整的内部逻辑块阵列和丰富的连线资源,FPGA特别适合细粒度和高并行度结构特点的数字信号处理任务。文章提出一种采用分布式算法实现16阶FIR低通滤波器的FPGA设计方法。通过MATLAB提取符合设计指标的参数,采用Verilog HDL描述数字逻辑设计过程,在QuartusⅡ集成开发环境下进行综合,并且在Modelsim中进行实验仿真和验证。 相似文献
18.
为了研究滤波器设计及实现方式,用VisualBasic6.0软件研制出了FIR数字滤波器的设计软件。为了验证软件设计滤波器是否正确,给出了设计实例,并将设计的滤波器与matlab软件设计的滤波器进行了比较,结果表明,两种软件设计的结果相同。设计软件可将滤波器直接导出VHDL文件及系数文件,经QuartusIl6.0软件综合后产生的网表文件可直接配置FPGA,实现了FIR数字滤波器的在线设计、在线修改。 相似文献