基于FPGA的带CRC校验的异步串口通信

由于FPGA具有速度快,效率高,灵活稳定,集成度高等优点,所以为了提高串口通信的速度和效率,在串行通信中采用FPGA来实现串口通信是十分必要的。由于通信传输的不确定性以及干扰等原因,串行通信经常会出现异常情况。然而,在串行通信中添加CRC校验,可以提高通信的可靠性。采用VerilogHDL设计的一个带CRC校验的串口通信程序,对其下载到FPGA芯片中进行实验验证,得到的结论是用FPGA进行串口通信,可大大提高通信的速度和效率,且CRC校验确保了通信的准确性及卡可靠性。     

基于FPGA的简易通用异步收发器设计

介绍了通用异步收发器（UART）的基本功能和数据帧格式，根据接收和发送两个主要部分设计了FPGA的UART功能模块，并采用状态机进行设计描述。仿真和试验结果表明该设计稳定可靠。     

基于FPGA的CRC校验算法的实现

由于FPGA具有速度快、效率高、灵活稳定、集成度高等优点,所以在串行通信中采用FPGA来实现串口通信是十分必要的。由于通信传输的不确定性以及干扰等原因,串行通信经常会出现异常情况[1]。因此,在串行通信中添加CRC校验,可大幅度提高通信的可靠性。在论述了CRC校验原理的基础上,提出了硬件实现原理,并用VHDL硬件描述语言实现CRC校验,验证了方案的可行性。     

UART通信的FPGA实现设计

阐述了UART异步串行通信原理，介绍了实现UART异步串行通信的硬件接口电路及各部分硬件模块，介绍了用硬件描述语言Verilog来开发UART通信接口电路的FPGA实现。本设计使用Xilinx的FPGA器件，将UART的核心功能嵌入到FPGA内部，不但实现了电路的异步通讯的主要功能，而且使电路更加紧凑、稳定、可靠。     

一种基于FPGA的UART电路实现

UART即通用异步收发器，传统上采用多功能的专用集成电路实现。但是在一般的使用中往往不需要完整的UART的功能，比如对于多串口的设备或需要加密通讯的场合使用专用集成电路实现的UART就不是最合适的。本设计使用Xilinx的FPGA器件，只将UART的核心功能嵌入到FPGA内部，不但实现了电路的异步通讯的主要功能，而且使电路更加紧凑、稳定、可靠。     

基于FPGA的通用异步收发器设计

采用Verilog HDL语言作为硬件功能的描述,运用模块化设计方法分别设计了通用异步收发器（UART）的发送模块、接收模块和波特率发生器,并结合现场可编程门阵列（FPGA）的特点,实现了一个可移植的UART模块。该设计不仅实现了串行异步通信的主要功能,而且电路简单,工作稳定、可靠,可以将其灵活地嵌入到各个通信系统中。     

基于FPGA的CRC编解码器实现

循环冗余校验(CRC)是一种广泛应用于通信领域以提高数据传输可靠性的差错控制方法。介绍了CRC码的原理,分析了CRC编码、解码电路设计思路。利用VHDL语言设计CRC(7,3)编解码器并通过QuartusⅡ仿真平台进行仿真验证,最后下载到FPGA芯片实现了CRC(7,3)编解码电路。仿真及实验结果表明采用此方法实现的CRC编解码器具有速度快、可靠性高及易于大规模集成的优点。     

CRC的FPGA设计与实现

面对通信系统设计中经常使用到的CRC校验,以CRC-CCITT权式为例,在分析了CRC原理的基础上给出了串行CRC-CCITT校验码产生和校验器的实现电路。整个电路最终在FPGA上得到了很好的实现。     

数字处理器与通用异步串口通信的实现

介绍利用数字处理器（ＤＳＰ）片内缓冲串行。（ＭｃＢＳＰ）和直接存取存储器（ＤＭＡ）与通用异步串口（ＵＡＲＴ）实现通信的一种方法包含有正确的硬件配置和软件流程，实现了将同步串口ＭｃＢ－ＳＰ发送的数据模拟成异步串口ＵＡＲＴ可接收的数据格式；将发送的数据转变成ＲＳ－２３２标准格式；利用 ＭＣＢＳＰ接收并解码 ＵＡＲＴ发送的数据。     

FPGA与DSP接口(UART)的设计实现与验证

通用异步收发器(Universal Asynchronous Receiver/Transmitter,UART)作为RS232协议的的控制接口得到广泛应用,基于FPGA实现的UART设计可以使系统更加紧凑、稳定。对系统结构进行了模块化分解,使之适应自顶向下的设计方法。通过与DSP间的数据通信对设计功能进行了验证,在此基础上衍生出一种将UART模块嵌入FGPA芯片与DSP互联进行功能验证和调试的新方法。     

基于FPGA实现异步串行通信

为了适应全数字化自动控制更加广泛的应用,采用现场可编程门阵列（FPGA）对异步串行通信控制器（UART）进行多模块的系统设计的方法,使串口通信的集成度更高。对UART系统结构进行了模块化分解,可分为三个模块：FPGA波特率发生器控制模块、FPGA数据发送模块及数据接收模块。采用Verilog语言描述硬件功能,利用Xilinx公司的FPGA芯片,在Xilinx ISE Design Suite 13.4环境下进行设计、编译、综合、下载。采用第三方仿真工具ModelSim进行模拟仿真。     

并行CRC在FPGA上的实现

循环冗余码校验CRC（Cyclic Redundancy Check）广泛用于通讯领域和数据存储的数据检错。基于FPGA在通讯领域和数据存储的应用越来越广泛,CRC的编码解码模块已经是FPGA上的常用模块了。采用超前位计算实现CRC在FPGA上的并行运算,通过实际应用证明该算法能有效实现硬件的速度与资源合理平衡。     

基于FPGA的CRC编码器的实现

在数据通信中为了降低通信线路传输的误码率,需要采用高效能的差错控制方法,循环冗余校验CRC（Cyclic Redundancy Check）由于编码简单且有效,是一种最常用的信道编码方法.介绍了CRC编码的原理算法和校验规则,以CRC-4为例,给出了CRC校验码的具体计算过程和使用硬件描述语言VHDL来实现CRC编码的流程图,在程序中实现的是串行移位计算,并以Altera公司开发的EDA工具QuartusⅡ作为编译、仿真平台,选用Cyclone系列中的EP1C6T144C6器件,完成了CRC编码器的FPGA实现,其实现速度可达397 MHz.     

基于FPGA的高速串行通信接口研究

针对主从式结构的高速串行通信需求,设计一种基于现场可编程逻辑阵列(FPGA)的高速串行通信接口方案,由FPGA实现双缓冲先进先出(FIFO)存储器及多通道异步收发器(UART)的扩展等通信接口功能,根据主从控制器间的通信协议完成串行通信软件设计,由ARM控制UART在3.125Mbps波特率下稳定工作,满足了主从控制器之间的高速串行通信要求。     

基于FPGA/CPLD的通用异步通信接口UART的设计

UART（通用异步接收发送设备）是一种短距离串行传输接口。在数字通信和控制系统中得到广泛应用。FPGA／CPLD是大规模集成电路技术发展的产物．是一种半定制的集成电路。结夸计算机软件技术（EDA技术）可以快速、方便地构建数字系统。本文介绍一种采用可编程逻辑器件FPGA／CPLD实现UART的方法，将UART的核心功能集成到FPGA／CPLD上，本设计包含UART的发送模块、接收模块和波特率发生器，所有功能的实现全部采用VHDL件描述语言来进行描述。设计、综合、仿真在QUARTUSII软件开发环境下实现。     

基于FPGA的RS232异步串行口IP核设计

为增加系统稳定性.减小电路板面积.提出一种基于FPGA的异步串行口IP核设计.该设计使用VHDL硬件描述语言对接收和发送模块在Xilinx ISE环境下设计与仿真.最后在FPGA上嵌入UART IP核实现电路的异步串行通信功能.该IP核具有模块化、兼容性和可配置性.可根据需要实现功能的升级、扩充和裁减.     

基于FPGA的RS232异步串行口IP核设计

为增加系统稳定性,减小电路板面积,提出一种基于FPGA的异步串行口IP核设计。该设计使用VHDL硬件描述语言时接收和发送模块在XilinxISE环境下设计与仿真。最后在FPGA上嵌入UARTIP核实现电路的异步串行通信功能。该IP核具有模块化、兼容性和可配置性,可根据需要实现功能的升级、扩充和裁减。