适用于中国超宽带标准的0.18um-CMOS单边带混频器设计

基于0.18um-CMOS工艺设计了一款适用于中国超宽带（UWB）标准的单边带（SSB）混频器。本文对电流换向型混频器进行分析,提出折叠PMOS跨导级结构使线性度和转换增益得以同时提升,并应用并联峰化技术扩展电路带宽,满足了系统超宽带、高线性度和增益适中的要求。结果表明,在6GHz～9GHz范围内,转换增益大于-2dB且增益平坦,镜像抑制约为90dB,摄入1dB压缩点大于0dBm,IIP3大于10dBm。电路核心面积0.35mm×0.65mm,工作电压为1.8V,直流电流10.6 mA。     

适用于中国UWB标准0.18μm CMOS发射机前端研制

基于0.18 μm CMOS工艺设计了一款适用于中国超宽带(UWB)标准的发射机前端.该发射机前端通过在片内集成有源巴仑,实现了信号先差分至单端转化、后信号放大的策略,不仅提高了系统集成度而且有利于降低系统功耗.同时,提出折叠PMOS跨导技术使混频器的线性度得以提升,利于增大发射链路中低频放大器的增益比重以减轻高频放大器的压力.最终,对前端电路应用并联峰化技术,满足了系统对带宽的要求.芯片采用COB(chip on board)方式测试,结果表明:射频输出端口在5～11.5 GHz内匹配良好,系统的IP-1dB约为-2 dBm.芯片面积为0.8 mm×1.1 mm,工作电压1.8 V时消耗电流20.4 mA.为中国超宽带(UWB)标准的进一步研究提供了参考.     

一种用于超高频RFID阅读器的正交下变频混频器的分析与设计

分析了共用跨导级的正交下变频混频器的性能,包括电压转换增益、线性度、噪声系数和镜象抑制比,分析表明其在电流开关模式下比传统的Gilbert混频器对具有更好的性能.设计并优化了一个基于共用跨导级结构的用于超高频RFID阅读器的正交下变频混频器.在915MHz频段上,该混频器测得12.5dB的转换增益,10dBm的ⅡP3,58dBm的ⅡP2和17.6dB的SSB噪声系数.芯片采用0.18μm 1P6M RF CMOS工艺实现,在1.8V的电源电压下仅消耗3mA电流.     

一种用于超高频RFID阅读器的正交下变频混频器的分析与设计

分析了共用跨导级的正交下变频混频器的性能,包括电压转换增益、线性度、噪声系数和镜象抑制比,分析表明其在电流开关模式下比传统的Gilbert混频器对具有更好的性能.设计并优化了一个基于共用跨导级结构的用于超高频RFID阅读器的正交下变频混频器.在915MHz频段上,该混频器测得12.5dB的转换增益,10dBm的IIP3 ,58dBm的IIP2和17.6dB的SSB噪声系数.芯片采用0.18μm 1P6M RF CMOS工艺实现,在1.8V的电源电压下仅消耗3mA电流.     

采用0.18 μmCMOS工艺超宽带低噪声放大器的设计

提出了一个采用TSMC 0.18μmCMOS工艺设计的,工作频段为3.1～5.2 GHz的超宽带低噪声放大器.放大器采用了前置带通滤波器的并联负反馈共源共栅结构,并从宽带电路.高频电路器件选择等方面讨论了超宽带低噪声放大器的设计,结果表明,在整个工作频段,电路输入输出匹配S11S22均小于-14 dB,最高增益为15.92 dB,增益波动为1.13 dB,电路工作电压为1.8 V,功耗为27 mW,噪声系数NF为1.84～2.11 dB.     

一种基于0.18μm SiGe BiCMOS工艺的高线性混频器

设计了一种低本振驱动的高线性混频器,重点关注混频器的线性度性能和本振驱动功率问题.混频器的核心电路结构包含比较器,本振驱动器,双平衡无源混频器和带隙基准电路.为了提供本振信号通路的单端转差分功能,以及减小混频器对本振驱动功率的要求,引入比较器和本振驱动器,并采用双平衡无源混频器提供良好的线性度.采用0.18μm的SiGe双极兼容互补金属氧化物半导体(BiCMOS)工艺,同时支持上变频和下变频功能.实测结果表明,射频端口可覆盖6～18 GHz频段的信号,中频端口可覆盖0～6 GHz频段的信号;下变频时和上变频时的变频损耗典型值分别为-10.0 dB和-9.8 dB;IIP3在工作频段内的最大值分别为23.0 dBm和23.4 dBm;功耗为500 mW.在实现高线性度混频器的基础上,减小了输入本振功率的需求,提高了高线性混频器的实用性.     

一种多频带高线性度CMOS单边带混频器

基于TSMC 0.18μm CMOS工艺,设计实现了一种多频带高线性度的单边带(SSB)混频器。该混频器以经典的电流换向结构为基础,采用电阻负载以满足多频带工作、高线性度和高带内增益平坦度要求,并节省了面积。通过集成有源巴伦将混频器输出差分信号转换成单端信号,提高了发射机的系统集成度且有利于降低功耗。测试结果表明:在2.3～2.4 GHz及3.4～3.6 GHz工作频带内,IP1dB大于0 dBm,带内增益平坦度小于0.5 dB,本振泄漏小于-47 dBm,镜像信号抑制大于36 dB,为LTE标准的无线射频前端芯片的进一步研究提供了参考。     

采用ADS的CMOS双平衡混频器设计

分析了Gilbert结构有源双平衡混频器的工作机理,以及混频器的转换增益、线性度与跨导、CMOS沟道尺寸等相关电路参数间的关系,并据此使用ADS软件进行设计及优化。在采用TSMC 0.25μm CMOS工艺,射频信号为2.5GHz,本振信号为2.25GHz、中频信号为250MHz时,2.5V工作电压的情况下仿真得到的转换增益为10.975dB,单边带噪声系数为9.09dB,1dB压缩点为1.2dBm,输出三阶交调截止点为11.354dBm,功耗为20mW。     

采用0.18μm CMOS RF模型的高线性度降频混频电路的设计

介绍了降频混频电路的电路结构及其工作原理, 并且着重分析了一种高线性度的实现方法。电路采用了0.18μm CMOS RF模型, 通过仿真,得出了令人满意的结果.     

一种低闪烁噪声高线性度WLAN混频器的设计

提出一种适用于零中频接收的WLAN混频器,采用折叠结构降低开关对的偏置电流,以得到良好的闪烁噪声性能;通过在混频器的驱动级引入辅助管,并优化其衬底电压和尺寸来抵消跨导管的非线性,进而提升电路的线性度.利用Volterra级数辅助分析制约线性度特性的限制因素.基于Chartered O.18 μm CMOS工艺的Spectre-RF仿真表明,电路在WLAN的2.4 GHz频段具有良好的电学性能,噪声系数为8.6 dB,闪烁噪声角为105 kHz,IIP3为5.8 dBm,芯片整体功耗为10 mW,核心电路占用面积为0.09 mm2.     

采用O.18μm CMOS RF模型的高线性度降频混频电路的设计

介绍了降频混频电路的电路结构及其工作原理,并且着重分析了一种高线性度的实现方法.电路采用了0.18um CMOS RF模型,通过仿真,得出了令人满意的结果.     

一种用于3.1–4.8GHz MB-OFDM 超宽带系统的CMOS接收机

本文介绍一种应用于3.1-4.8GHz 多频带正交频分复用超宽带系统的全集成全差分CMOS接收机芯片。在接收机射频前端中应用了一种增益可变的低噪声放大器和合并结构的正交混频器。在I/Q中频通路中则集成了5阶Gm-C结构的有源低通滤波器以及可变增益放大器。芯片通过Jazz 0.18μm RF CMOS工艺流片,含ESD保护电路。该接收机最大电压增益为65dB,增益可调范围为45dB,步长6dB;接收机在3个频段的平均噪声系数为6.4-8.8dB,带内输入三阶交调量(IIP3)为-5.1dBm。芯片面积为2.3平方毫米,在1.8V电压下,包括测试缓冲电路和数字模块在内的总电流为110mA。     

一种应用于多模多标准接收机的CMOS宽带电流换向无源混频器的设计

本文报告了一种应用于直接变频多模多标准接收机的宽带无源混频器的设计。本文首先比较了电流换向无源混频器和传统有源混频器的优缺点,然后分析了无源混频器开关级的源阻抗和负载阻抗对其线性度的影响。特别的,本文分析了电流跨阻放大器的输入阻抗对混频器线性度的影响。我们基于CMOS 0.18 μm 工艺设计了一个电流换向无源混频器来验证我们的分析。该电路无电感,并可以宽带工作。在芯片测试结果表明,当射频端输入频率为700 MHz 到2.3 GHz时,混频器可以实现21 dB的变频增益,输出中频带宽为10 MHz。测量的输入三阶截点为9dBm, 输出中频为10MHz处的双边带噪声系数为10.6 dB.芯片面积为0.19 mm2。芯片从1.8V电源上抽取电流5.5 mA.     

适用于高速网络设备的H级VDSL线路驱动器

THS6226线路驱动器通过提供数字可调静态电流，可在实现高线性度与低失真的同时，最大限度地节省电源。此外，THS6226还具有一个可满足所有VDSL方案需求的线路驱动器，可简化产品采购与设计。     

应用于高Q跨导-电容带通滤波器的线性跨导运放设计

设计了一种具有高的直流增益的宽带线性全差分跨导运放.一方面,并联一个工作在线性区的场效应管来补偿直流三阶系数,得到了一种应用于连续时间滤波器、增加跨导器饱和区输入信号幅度的简单方法.另一方面,结合负电阻电路提高了输出阻抗,实现高的直流增益而不需要额外的内部结点,并减小了因有限直流增益和寄生电容引起的相位偏差.将此全差分跨导运放应用于0.18μmCMOS工艺二阶带通滤波器,在3.3V电源电压、输入峰峰值1V时,HSPICE仿真结果的总谐波失真小于40dB,中心频率为20MHz,3dB带宽为0.18MHz,即Q为110.