低热梯度导向的三维FPGA互连通道网络架构研究

该文针对3维FPGA (3D FPGA)芯片存在的散热问题,提出具有低热梯度特征的互连网络通道结构,力图解决传统FPGA匀称互连通道设计在芯片堆叠实现上产生的温度非平衡现象。该文建立了3D FPGA的热阻网络模型;对不同类型的通道线对3D FPGA的热分布影响进行了理论分析和热仿真;提出了垂直方向通道网络非均匀分布的3D FPGA通道结构,实验表明,与给定传统FPGA互连通道结构相比,采用所提方法实现的3D FPGA设计架构能够降低76.8%的层间最高温度梯度,10.4%的层内温度梯度。     

三维堆叠封装TSV互连结构热扭耦合应力分析与优化

建立了三维硅通孔(TSV)芯片垂直堆叠封装结构有限元分析模型,对模型在热扭耦合加载下进行了仿真分析;分析了TSV材料参数与结构参数对TSV互连结构热扭耦合应力的影响;采用了响应面与模拟退火算法对在热扭耦合加载下TSV互连结构参数进行优化设计。结果表明：TSV互连结构最大热扭耦合应力应变位于铜柱与微凸点接触面外侧;微凸点材料为SAC387时,TSV互连结构热扭耦合应力最大,该应力随SiO₂层厚度的增大而增大,随铜柱直径的增大而先增大后减小,随铜柱高度的增大而减小;最优参数水平组合为铜柱直径50μm、铜柱高度85μm、SiO₂层厚度3μm,优化后的最大热扭耦合应力下降了5.3%。     

热阻网络法在半导体照明光源热分析中的应用

热阻网络法在传统热阻定义的基础上,简化了系统的计算模型。文章在分析半导体照明系统内部各器件热阻的基础上,提出了一种计算各点温度的热阻网络模型。利用一维热阻网络拓朴关系进行了热场的计算和分析,并与有限元仿真结果进行了对比。通过验证表明,采用该方法得到的结点温度与有限元仿真的结果相差不超过5%,模拟结果与热阻网络模型预测的结果吻合得很好,显示该模型具有较高的精确度。这种热阻网络拓朴分析技术可在某种程度上应用于发光二极管(LED)组件甚至复杂的照明系统的热学分析。     

建立封装芯片热阻网络模型的方法研究

针对电子设备系统级热分析中封装芯片模型复杂程度与计算精度的矛盾,引入热阻网络法,替代系统级分析中封装芯片的详细物理模型;并以某PBGA封装芯片为例,进行两种建模方法的对比分析,同时介绍一种快速确定网络中热阻值的方法.结果表明,热阻网络等效方法具有模型简单、分析快速、准确度高的优点,在系统级热分析中可完全替代详细的物理模型.     

基于石墨嵌入式结构的SiC功率模块热仿真与优化

SiC器件相比于Si器件,具有更高的功率密度,表现出高的器件结温和热阻。为了提高SiC功率模块的散热能力,提出了一种基于石墨嵌入式叠层DBC的SiC功率模块封装结构,并建立封装体模型。通过ANSYS有限元软件,对石墨层厚度、铜层厚度和导热铜柱直径进行分析,研究各因素对散热性能的影响,并对封装结构进行优化以获得更好的热性能。仿真结果表明,石墨嵌入式封装结构结温为61.675℃,与传统单层DBC封装相比,结温降低19.32%,热阻降低27.05%。各影响因素中石墨层厚度对封装结温和热阻影响最大,其次是铜柱直径和铜层厚度。进一步优化后,结温降低了2.1%,热阻降低了3.4%。此封装结构实现了优异的散热性能,为高导热石墨在功率模块热管理中的应用提供参考。     

硅通孔技术的发展与挑战

3D堆叠技术近年来发展迅速,采用硅通孔技术(TSV)是3D堆叠封装的主要趋势.介绍了3D堆叠集成电路、硅通孔互连技术的研究现状、TSV模型;同时阐述了TSV的关键技术与材料,比如工艺流程、通孔制作、通孔填充材料、键合技术等;最后分析了其可靠性以及面临的挑战.TSV技术已经成为微电子领域的热点,也是未来发展的必然趋势,运用它将会使电子产品获得高性能、低成本、低功耗和多功能性.     

基于TSV转接板的3D SRAM单粒子多位翻转效应

为了研究硅通孔(TSV)转接板及重离子种类和能量对3D静态随机存储器(SRAM)单粒子多位翻转(MBU)效应的影响,建立了基于TSV转接板的2层堆叠3D封装SRAM模型,并选取6组相同线性能量传递(LET)值、不同能量的离子(¹¹B与^4He、²⁸Si与¹⁹F、⁵⁸Ni与²⁷Si、⁸⁶Kr与⁴⁰Ca、¹⁰⁷Ag与⁷⁴Ge、¹⁸¹Ta与¹³²Xe)进行蒙特卡洛仿真。结果表明,对于2层堆叠的TSV 3D封装SRAM,低能离子入射时,在Si路径下,下堆叠层SRAM多位翻转率比上堆叠层高,在TSV(Cu)路径下,下堆叠层SRAM多位翻转率比Si路径下更大;具有相同LET值的高能离子产生的影响较小。相比2D SRAM,在空间辐射环境中使用基于TSV转接板技术的3D封装SRAM时,需要进行更严格的评估。     

后摩尔时代的封装技术

介绍了在高性能的互连和高速互连芯片(如微处理器)封装方面发挥其巨大优势的TSV互连和3D堆叠的三维封装技术。采用系统级封装(SiP)嵌入无源和有源元件的技术,有助于动态实现高度的3D-SiP尺寸缩减。将多层芯片嵌入在内核基板的腔体中;采用硅的后端工艺将无源元件集成到硅衬底上,与有源元件芯片、MEMS芯片一起形成一个混合集成的器件平台。在追求具有更高性能的未来器件的过程中,业界最为关注的是采用硅通孔(TSV)技术的3D封装、堆叠式封装以及类似在3D上具有优势的技术,并且正悄悄在技术和市场上取得实实在在的进步。随着这些创新技术在更高系统集成中的应用,为系统提供更多的附加功能和特性,推动封装技术进入后摩尔时代。     

基于神经网络的硅通孔电热瞬态优化方法

针对三维集成微系统中高密度集成导致的热效应和复杂的多物理场耦合问题,提出了一种基于神经网络辅助人工蜂群的硅通孔电热瞬态优化方法,用于高效准确地分析三维微系统中硅通孔阵列的瞬态电热问题.利用有限元分析软件进行了电热耦合协同仿真,分析了设计参数(硅通孔半径、氧化物厚度、硅通孔间距)对硅通孔阵列中铜柱温度、微凸点温度等性能的影响.利用神经网络建立了设计参数与性能参数之间的映射关系.提出了一种具有性能约束的协同优化策略,并采用蜂群优化算法对设计参数进行优化.根据优化后的设计参数,有限元模拟结果与预测性能基本一致,结构的最高温度误差为2.6%.结论不仅证明了优化策略的可行性,且与传统有限元方法相比,该优化设计方法极大地缩短了仿真时间,简化了多场耦合中复杂数学分析.     

多层圆片级堆叠THz硅微波导结构的制作

基于微电子机械系统(MEMS)工艺,提出一种多层圆片堆叠的THz硅微波导结构及其制作方法。为了验证该结构在制作THz无源器件中的优势,基于6层圆片堆叠的硅微波导结构,设计了一种中心频率365 GHz、带宽80 GHz的功率分配/合成结构,并对其进行了仿真。研究了制作该结构的工艺流程,攻克了工艺过程中的关键技术,包括硅深槽刻蚀技术和多层热压键合技术,并给出了工艺结果。最终实现了多层圆片堆叠功率分配/合成结构的工艺制作和测试。测试结果表明,尽管样品的插入损耗较仿真值增加3 dB左右,考虑到加工误差和夹具损耗等情况,样品主要技术指标与设计值较为一致。     

一种堆叠式3D IC的最小边界热分析方法

目前的热分析工具仅仅支持单芯片的热分析,而堆叠式的三维芯片(3D IC)在同一封装中包含多个堆叠的芯片,对芯片的散热和温度管理提出了更高的要求,并且在热分析过程中需要处理复杂的边界条件.本文提出的最小边界法可以准确且有效地处理堆叠式3D IC的边界条件,简化了三维芯片封装的热模型;同时,本文提出在堆叠式3D IC的稳态热量分析中通过将连接点分类、采用预处理矩阵的方法加速整个全局热传导矩阵的求解过程,从而简化热分析流程.实验结果表明:将有限元方法作为基本的热分析方法,用最小边界法处理堆叠式3D IC,可以准确分析芯片的热分布;同时通过高效的预处理矩阵可以减少共轭梯度法求解中90%的迭代次数.     

基于伪3D残差网络与交互关系建模的群组行为识别方法

针对复杂场景下群组行为特征的多样性以及交互关系难以建模的问题,提出一种全新的分层网络架构.第一层网络,利用伪3D残差网络与图卷积网络相结合捕获交互关系特征;第二层网络,利用伪3D残差网络捕获群组全局场景时空特征.根据上述特征之间的互补作用对它们的群组行为决策输出,提出一种权重自适应调整决策融合算法,对上面两层网络的群组行为类别自适应计算重要性权重,实现决策融合.该方法在CAD和CAE上分别取得了91.4%和97.9%的平均识别精度.     

基于局部深度一致性的自监督手部姿态估计

基于深度图的3D手部姿态估计通常需要大量人工标注数据以达到高精确度和鲁棒性，然而关节点标注过程冗杂且存在一定误差.现有研究工作使用自监督方法解决对标注数据的依赖，通过在虚拟数据集上预训练网络，并在无标注的真实数据集上进行模型拟合，实现3D姿态估计.自监督方法的关键在于设计模型拟合的能量函数以减小模型在真实数据集上的精度下降程度.为了减小模型拟合难度，本文提出局部深度一致性损失，依据初始姿态估计结果，提取输入与输出深度图的局部表征，将深度图显式地解耦为以关节点为中心的不同区域.通过有针对性地对不同关节点进行局部优化，减少虚拟与真实深度图之间的固有领域误差对网络学习的影响，增加训练的稳定性.本文方法在NYU数据集上相比基础方法平均关节点误差提升了21.9%.     

双极晶体管ΔVbe瞬态热阻测试法精度修正

对双极型晶体管ΔVBE瞬态热阻测试法中晶体管壳温波动和测量延迟时间的误差进行了分析，提出了提高测试精度的误差修正方法．以3DK457(F0金属封装)双极晶体管为实验对象进行了研究，结果表明：晶体管瞬态热阻ΔVBE修正测试方法与红外扫描热像法和标准电学法相比较在保持较高测量精度的前提下，测试成本低，测量效率高．     

面向先进封装应用的混合键合技术研究进展

随着摩尔定律推进至纳米级节点,以硅通孔(TSV)、重布线层(RDL)、薄芯片堆叠键合等为支撑的三维集成被认为是延续摩尔定律的重要途径. Cu/SiO₂混合键合可以持续缩小芯片间三维互连节距、增大三维互连密度,是芯片堆叠键合前沿技术. 近年来它在互补金属氧化物半导体(CMOS)图像传感器(CIS)、Xtacking 3D NAND、 2.5D/3D集成等商业化应用突破,使之成为国内外领先半导体研究机构研究关注的热点话题. 本文将系统梳理混合键合技术的研究历史与产业应用现状,重点分析近年来国内外代表性研究工作的技术路线、研究方法、关键问题等, 在此基础上,对混合键合技术的未来发展方向进行展望.     

双极晶体管△Vbe瞬态热阻测试法精度修正

对双极型晶体管△VBE瞬态热阻测试法中晶体管壳温波动和测量延迟时间的误差进行了分析,提出了提高测试精度的误差修正方法.以3DK457(F0金属封装)双极晶体管为实验对象进行了研究,结果表明:晶体管瞬态热阻△VBE修正测试方法与红外扫描热像法和标准电学法相比较在保持较高测量精度的前提下,测试成本低,测量效率高.     

双极晶体管ΔV_(be)瞬态热阻测试法精度修正

对双极型晶体管ΔVBE瞬态热阻测试法中晶体管壳温波动和测量延迟时间的误差进行了分析,提出了提高测试精度的误差修正方法.以3DK457(F0金属封装)双极晶体管为实验对象进行了研究,结果表明:晶体管瞬态热阻ΔVBE修正测试方法与红外扫描热像法和标准电学法相比较在保持较高测量精度的前提下,测试成本低,测量效率高.     

双极晶体管△Vbe瞬态热阻测试法精度修正

对双极型晶体管△VBE瞬态热阻测试法中晶体管壳温波动和测量延迟时间的误差进行了分析,提出了提高测试精度的误差修正方法.以3DK457(F0金属封装)双极晶体管为实验对象进行了研究,结果表明:晶体管瞬态热阻△VBE修正测试方法与红外扫描热像法和标准电学法相比较在保持较高测量精度的前提下,测试成本低,测量效率高.     

胶水业顶级巨头助IBM开发3D芯片封装

近日，IBM和3M公司联合宣布将开发一种新的粘合剂，可将多层硅片堆叠，实现半导体的3D封装。半导体和粘合剂行业两大专家的联合被认为能大大促进新材料与3D芯片的开发。IBM称，即将开发新的3D封装中硅片最多可叠加多达100层，能使芯片整合度进一步得到提高，     

采用局域注氧技术制备的新型DSOI场效应晶体管的热特性

通过局域注氧工艺,在同一管芯上制作了DSOI、体硅和SOI三种结构的器件.通过测量和模拟比较了这三种结构器件的热特性.模拟和测量的结果证明DSOI器件与SOI器件相比,具有衬底热阻较低的优点,因而DSOI器件在保持SOI器件电学特性优势的同时消除了SOI器件严重的自热效应.DSOI器件的衬底热阻和体硅器件非常接近,并且在进入到深亚微米领域以后能够继续保持这一优势.