共查询到18条相似文献,搜索用时 109 毫秒
1.
2.
影响高速水声通信的2个主要因素是多径引起的码间干扰和有限带宽。正交频分复用技术(OFDM)是一种多载波传输方案,具有良好的抗多途特性和带宽利用率高的特点,因此,在水下通信中具有很好的应用前景。给出了基于OFDM的水声通信系统方案,该方案通过IFFT/FFT来实现编译码,利用循环前缀来克服ISI。消声水池开展的实验验证了给出方案的有效性。 相似文献
3.
OFDM系统中高速FFT处理器的FPGA实现 总被引:1,自引:0,他引:1
针对OFDM系统中FFT处理器的设计要求,选择并具体分析FFT基4-DIF算法流程,并利用现场可编程设计开发了高速FFT信号处理器。本设计采用Verilog HDL语言进行描述,并通过了仿真和验证。 相似文献
4.
第四代移动通信中的OFDM技术 总被引:3,自引:0,他引:3
在对比第三代移动通信(3G)和第四代移动通信(4G)特点的基础上,对OFDM技术的特点、基本原理和关键技术等作了论述,并指出OFDM技术将是未来4G系统的核心技术。 相似文献
5.
随着信息技术的发展,正交频分复用技术(OFDM)在无线和有线信息传输领域得到越来越广泛的应用,本文对OFDM的基本原理、技术优势及局限、未来发展进行了介绍。 相似文献
6.
7.
8.
9.
10.
基于DSP的OFDM调制解调技术研究 总被引:2,自引:1,他引:1
文章介绍了正交频分复用技术的主要特点,对正交频分复用调制解调原理进行了详细的分析,提出了一种基于数字信号处理器硬件平台的正交频分复用调制解调实现方法,这种方法以离散傅立叶变换及逆变换为数学基础,利用数字信号处理器在运行这两种算法时的高效性来实现。通过性能仿真比较,该调制解调技术比传统的频分复用技术有较高的频谱利用率和抗干扰能力。 相似文献
11.
提出了一种可配置高精度FFT/IFFT处理器的设计.设计中采用单蝶形混合基串行结构,降低了系统的复杂性,节省了一定的资源.提出了一种新颢的块浮点算法,有效避免了溢出问题并且提高了精度.运算点数可以通过对产生地址计数器的位选择配置为64、128、256、512、1024,实部、虚部均为16bit数据,不仅可以实现FFT运算,还可以实现IFFT运算.在SMIC0.13μm CMOS工艺下综合的面积为1.55mm<'2>,最高频率为210MHz.测试结果显示了本设计的高精度特性. 相似文献
12.
针对多带正交频分复用超宽带(MB-OFDM UWB)系统,提出了一种高吞吐量、混合字长、混合基、4并行数据路径的128点IFFT/FFT处理器结构.该处理器采用具有误差补偿的改进Booth定长乘法器和CSD常量乘法器,有效地提高了精度和减少了硬件的复杂度.通过分析,本方案比混合基多路径延迟反馈(MRMDF)结构减少了49%的乘法器资源,在硬件开销相当的情况下,比双并行数据路径结构减少了30%的存储器资源和提高了33%的吞吐量,使该处理器在精度、硬件开销和速度上做了最好的折衷.在0.18μm COMS工艺下,该处理器的最大工作频率达到300 MHz,吞吐量为1.2 Gsamples/s,满足了吉比特无线个人域网络(WPAN)的要求. 相似文献
13.
基于FPGA的FFT/IFFT处理器的实现 总被引:1,自引:0,他引:1
提出一种利用并行算法来实现FFT(快速傅里叶变换)及其逆变换IFFT(快速傅里叶逆变换)的设计方法。该处理器可由用户动态配置成64、256、1024点复数FFT或其逆变换IFFT。 相似文献
14.
设计了一种应用于802.11a的64点FFT/IFFT处理器.采用单蝶形4路并行结构,提出了4路并行无冲突地址产生方法,有效地提高了吞吐率,完成64点FFT/IFFT运算只需63个时钟周期.提出的RAM双乒乓结构实现了对输入和输出均为连续数据流的缓存处理.不仅能实现64点FFT和IFFT,而且位宽可以根据系统任意配置.为了提高数据运算的精度,设计采用了块浮点算法,实现了精度与资源的折中.16位位宽时,在HJTC 0.18μmCMOS工艺下综合,内核面积为:0.626 7 mm2,芯片面积为:1.35 mm×1.27 mm,最高工作频率可达300 MHz,功耗为126.17 mW. 相似文献
15.
16.
17.
Lin Y.-W. Lee C.-Y. 《IEEE transactions on circuits and systems. I, Regular papers》2007,54(4):807-815
In this paper, we present a novel 128/64 point fast Fourier transform (FFT)/ inverse FFT (IFFT) processor for the applications in a multiple-input multiple-output orthogonal frequency-division multiplexing based IEEE 802.11n wireless local area network baseband processor. The unfolding mixed-radix multipath delay feedback FFT architecture is proposed to efficiently deal with multiple data sequences. The proposed processor not only supports the operation of FFT/IFFT in 128 points and 64 points but can also provide different throughput rates for 1-4 simultaneous data sequences to meet IEEE 802.11n requirements. Furthermore, less hardware complexity is needed in our design compared with traditional four-parallel approach. The proposed FFT/IFFT processor is designed in a 0.13-mum single-poly and eight-metal CMOS process. The core area is 660times2142 mum2 , including an FFT/IFFT processor and a test module. At the operation clock rate of 40 MHz, our proposed processor can calculate 128-point FFT with four independent data sequences within 3.2 mus meeting IEEE 802.11n standard requirements 相似文献