TiO_2基功能复合材料的研究

从材料设计的角度出发,比较了一般压敏陶瓷、电容器陶瓷与电容-压敏功能复合材料的异同。通过Nb_2O_5的施主掺杂控制材料的晶粒电阻率,研究了其他掺杂物如MnO_2、Bi_2O_3、Pb_3O_4、BaCO_3及烧成制度对材料性能的影响,制得了性能优良的功能复合材料。     

TiO_2掺杂对低压ZnO压敏电阻性能的影响

研究了 Ti O2 掺杂量及制备工艺对 Zn O压敏电阻性能的影响。Ti O2 掺杂超过一定量时 ,压敏场强就不再降低 ,而非线性系数却一直下降 ,漏流迅速增大 ,使性能劣化。因此 ,要控制 Ti O2 掺杂量在适当范围内。粉料煅烧温度和烧成温度的高低也直接影响 Zn O压敏电阻性能。     

CeO_2掺杂TiO_2基压敏陶瓷的性能研究

该文在TiO2压敏陶瓷中掺杂CeO2,研究了烧结温度和CeO2掺杂量对TiO2基压敏陶瓷的电学性能的影响。结果表明,烧结温度为1 400℃、CeO2掺杂摩尔分数为1.0%时,TiO2基压敏陶瓷表现出较好的综合电学性能:压敏电压为7.7V/mm,非线性系数为3.8,漏电流为0.1A,且具有优的介电常数和介电损耗。     

高性能等静压成型陶瓷与其金属化工艺匹配性的探索

通过对金属化层与陶瓷匹配性的探索,分析其对金属化陶瓷性能指标的影响,确定能与陶瓷良好匹配的金属化生产工艺,使金属化陶瓷的生产合格率高,产品性能指标稳定、可靠。     

低压高能氧化锌压敏电阻器的研究

本文提出了一种新型的低压高能氧化锌压敏电阻器的制造方法。研究了它的微观结构和导电机理，根据理论分析提出了改进元件性能的材料组分和工艺措施。     

一种新型电阻元件—氧化锌陶瓷电阻器

氧化锌陶瓷电阻器是由ZnO晶粒及其他晶粒组成的复合烧结体,无高阻晶界层,具有线性的电压－电流特性,电阻率可调,电阻温度系数小且为正,耐浪涌能量大。本讨论了氧化锌陶瓷电阻器的性能,以及性能与配方、工艺的关系,探讨了氧化锌陶瓷电阻器的微观结构和导电模型。     

钕掺杂对SnO_2·Co_2O_3·Nb_2O_5压敏电阻瓷电性能的影响

通过对样品的伏安特性,晶界势垒的测量和分析,研究了Nd2O3对SnO2·Co2O3·Nb2O5压敏电阻瓷电性能的影响。发现掺入x(Nb2O3)为0.050%的样品表现出最好的压敏性质,其压敏电压为460.69 V/mm,密度为6.812 g/cm3,非线性系数为18.7。为了说明电学非线性的起源,提出了SnO2压敏材料的一个缺陷势垒模型。     

陶瓷元件的“立烧”工艺初探

结合现有ＺｎＯ压敏电阻器生产工艺条件，就传统的瓷片烧成工艺进行重大改进，寻找到一种较为优越的、新颖的瓷片烧成方法─－“立烧”。此工艺有效地提高了匣钵的空间利用率，产品电性能一致性明显提高，降低了产品破损率，简化了工艺。     

纳米TiO2添加剂对TiO2压敏陶瓷性能的作用

为了改善TiO2压敏陶瓷材料的电学性能,通过添加少量的纳米TiO2,使其压敏电压有了明显的降低,非线性系数有了明显的提高,并对其原因进行了合理分析.结果表明,随着烧结温度的提高,总趋势是压敏电压下降,非线性系数提高.当添加5%纳米TiO2并在1400℃烧结时,样品显示出较好的压敏特性:VImA=4.66V/mm,α=4.73和εr=1.1 9×104.     

TiO2压敏陶瓷势垒高度的测定

基于典型的陶瓷工艺制备试样。压敏陶瓷可视为双向导通的二极管,将适用于齐纳二极管的半导体理论应用于TiO2-SrCO3-Bi2O3-SiO2-Ta2O5压敏陶瓷。测量了低压下的电流-电压(I-V)特性,根据lnJs与E1/2关系曲线的拟合直线的的截距得出了TiO2-SrCO3-Bi2O3-SiO2-Ta2O5压敏陶瓷的势垒高度。     

TiO2压敏电阻表面层的测定与分析

采用电子陶瓷工艺制备了(Nb,La)掺杂的TiO2压敏电阻。用电子探针微区成分分析方法测定了样品中氧含量随深度的变化关系。结果表明,样品表面处氧的含量高于理论值,内部低于理论值,表面“氧化层”的厚度约为20μm。利用缺陷反应和扩散原理对表面层效应进行了初步分析,指出表面层效应的研究对改善和调节材料的电学性能具有重要的指导意义。     

Sr掺杂对TiO2系压敏陶瓷电性能的影响

以TiO2为原材料,制备了具有压敏–电容复合功能的TiO2系压敏陶瓷材料。通过测试典型样品的V-I特性、D-f特性、电容特性及复阻抗频率谱,研究了不同掺Sr量的TiO2系压敏陶瓷材料的相关电学性质。实验结果表明,掺Sr量在强烈影响材料压敏性能的同时,对材料的电容特性也会产生较大影响。在掺Sr量为x (Sr)=0.6%时,样品表现出最好的压敏性质,其压敏电压为55 V/mm,a可达到5,1 kHz下损耗为0.1,相对介电常数可达2.8?05。     

CeO_2掺杂对Nb-TiO_2系压敏陶瓷电性能的影响

在x(CeO2)为0~1.5%的范围内改变其掺杂浓度,研究了CeO2添加剂对TiO2压敏陶瓷电性能的影响。电性能测量和扫描电镜观察的结果表明:在Nb-TiO2系压敏陶瓷中,CeO2的主要作用是促使微观结构的均匀化,与Ti、Si固溶形成第二相,提高非线性,同时第二相的浓度对压敏电压的高低起着决定性作用。当x(CeO2)为0.4%时,可以得到晶粒大小均匀,瓷体结构致密,压敏电压约为15 V/mm及其它综合指标优良的低压压敏电阻。     

TiO2系压敏陶瓷施主掺杂研究

研究了Ta2O5和Nb2O5掺杂对TiO2系压敏陶瓷电性能的影响。采用电子陶瓷制备工艺,制备了两组TiO2系压敏陶瓷,借助热电子发射理论,分析了样品的I-V特性及介电频谱特性。结果发现,Ta2O5掺杂的样品具有最低的压敏电压(E10mA=5.03 V.mm–1)和最大的视在介电常数(εra=1.5×105)。     

掺硅对二氧化钛压敏电阻性能的影响

采取通用的陶瓷工艺,按配方(摩尔分数)TiO2+0.3%(BaCO3+Bi2O3)+0.075%Ta2O5+x%SiO2,其中x=0.1,0.2,0.3,0.4,0.5,制备试样。经过R-f,C-f和I-V测量,研究了SiO2对(Ba,Bi,Si,Ta)掺杂的TiO2基压敏陶瓷的压敏特性、电容特性及晶粒半导化的影响。结果表明:当x=0.3时,压敏电压最低(E10mA为8V.mm–1),电容量最大(C为30pF,1kHz)及晶粒电阻最小(1.4?)。     

烧结温度对TiO2压敏陶瓷结构和性能的影响

研究了烧结温度对TiO2压敏陶瓷显微结构、晶界势垒结构和电学性能的影响。采用扫描电镜(SEM)测试了不同烧结温度对TiO2陶瓷的显微结构;根据热电子发射理论,采用电学性能数据计算了不同烧结温度的晶界势垒结构;讨论了显微结构和势垒结构对TiO2压敏陶瓷电学性能的影响。实验结果表明:烧结温度必须高于致密化的初始温度,但烧结温度过高会形成大量氧空位而在晶粒中形成气孔,影响显微结构的均匀性和致密性,较适合的烧结温度为1 350℃。随烧结温度的增加,TiO2压敏陶瓷的晶粒尺寸长大,Nb5 的固溶度增加,势垒高度与势垒宽度增加,压敏电压降低,而非线性系数和介电常数增加。     

压敏电阻陶瓷材料的研究进展

详细介绍了目前国内外研究最多的低压压敏陶瓷材料(ZnO系、BaTiO3系、TiO2系、WO3系)、电容–压敏陶瓷材料(SrTiO3系、TiO2系)及高压–压敏陶瓷材料(ZnO系、SnO2系)等的基本配方、制备工艺、性能及主要应用等。还讨论了我国在压敏电阻器研究与生产方面所存在的问题及今后的研究方向。     

纳米粉体对TiO2压敏陶瓷晶界势垒结构的影响

采用实验方法研究了纳米粉体对TiO2压敏陶瓷晶界势垒结构的影响.采用扫描电镜测试了样品的显微结构.基于热电子发射理论和样品的电学性能计算了TiO2压敏陶瓷的势垒结构.在室温至320 ℃范围内,测试TiO2压敏陶瓷样品的电阻率ρ.通过样品的lnσ-1/T曲线计算了TiO2压敏陶瓷材料的晶界势垒结构.讨论了显微结构和势垒结构对TiO2压敏陶瓷电学性能的影响.结果表明,合适的纳米TiO2加入量为x=5 mol%.