一种低功耗LDO线性稳压器的设计

基于UMC40nm工艺,设计了一种为数字电路供电的LDO线性稳压器,输出电压为1.1V.该电路工作在大负载电流和小负载电流两种模式下.对LDO的基本原理进行了分析,详述了关键电路的设计,最后通过cadence spectre仿真验证了设计的可行性.低功耗模式下,静态电流可以低至3.75uA.全负 、载范围内,增益可达6...     

一种用于LDO的BiCMOS带隙基准

提出了一种基于传统基准源的改进带隙基准.该电路采用0.6 μm BiCMOS工艺实现,用于低压差线性稳压器.由于没有使用运算放大器以及非线性补偿技术,因此,该基准电路结构简单,面积小,电源电压为2.5 V时功耗低达12.5 μW.在-40～125℃温度范围内温度系数为22.2×10-6/℃,线性调整率为0.01%/V.当外接0.47 μF的滤波电容后,在1 kHz频率时电源抑制比为135 dB,在200 Hz和100 kHz频率时噪声功率谱密度分别为7.4 V/Hz和6.7 pV/Hz.     

一种高PSR低静态电流LDO设计

设计了一种基于0.18 μm BCD工艺的高电源抑制(PSR)低静态电流低压差线性稳压器(LDO)。详细分析了多条电源噪声传递路径对系统PSR的影响。为优化系统中低频段PSR,设计了一种双轨供电的三级误差放大器。此外还引入了预稳压单元,降低了电压基准模块对系统低频段PSR的影响。为降低系统的静态电流,设计了一种基于耗尽管的超低静态电流电压基准。仿真结果表明,该LDO在不同输出电压下静态电流仅5 μA,并且在250 mA负载电流内PSR<-110 dB @1 kHz,PSR<-55 dB @1 MHz。     

一种BiCMOS低压差线性稳压器的设计

设计了一种低压差线性稳压器,对其结构原理进行了分析,并用0．6μmBiCMOS工艺进行模拟验证。Hspice模拟结果表明在输出负载电流为150mA,温度为25℃,输入电压为4．3V时压差为120mV,输出噪声74．2pVRMs,静态电流只有15．43pA,而待机工作模式静态电流小于0．04pA。体现其具有低功耗、低噪声的优点,且该稳压器可工作在3．45～10V电源电压范围,并有过温保护和限流保护功能。     

一种单层多晶硅BiCMOS工艺研究

介绍了一种单层多晶硅ＣＭＯＳ工艺。该工艺采用Ｐ型衬底,Ｎ型Ｐ型双埋层,Ｎ型薄外延结构,掺杂多晶硅作为ＣＭＯＳ晶体管栅极和双极ＮＰＮ晶体管的发射极。ＣＭＯＳ晶体管采用源漏自对准结构,钛和铝双层金属作为元件互连线,ＰＥＣＶＤＳｉＮｘ介质作为钝化薄膜。     

一种用于数字麦克风的低功耗低电压LDO

数字麦克风具有抗干扰能力强、集成度高、易于使用等优点,用于对功耗、体积敏感的便携式设备.研究了用于数字麦克风的低压差线性稳压器(LDO),该LDO除了具有稳压功能,为系统提供稳定和确定的电压外,还能在时钟频率低于休眠频率时,使数字麦克风进入休眠状态.流片测试表明,LDO电压调节范围为1.6～3.5 V,休眠频率为40～60 kHz,芯片待机电流为9μA.     

一种超快速响应的片上线性稳压器

设计了一种片上超高速低压差(LDO,low dropout)线性稳压器。在仅利用100pF输出电容情况下,采用一种新颖的快速响应回路,使LDO可以响应20ns内负载电流由空载到满载的瞬态变化,大大提高了系统的瞬态响应性能。快速响应回路同时具有补偿作用,保证LDO的稳定性。芯片设计基于SMIC公司的0.35μm CMOS工艺信号模型。测试结果表明,LDO在工作模式下的静态电流约为120μA,在等待模式下的静态电流约为9μA,对上升、下降时间均小于60ns的脉冲信号具有良好的瞬态响应。     

一种动态补偿、高稳定性的LDO设计

设计并实现了一种动态补偿、高稳定性的LDO.针对LDO控制环路稳定性随负载电流变化的特点,给出一种新颖的动态补偿电路.这种补偿电路能很好地跟踪负载电流的变化,从而使控制环路的稳定性几乎与负载电流无关.设计采用CSMC 0.5μm标准CMOS工艺,利用Cadence的EDA工具完成电路设计、版图绘制和流片测试,最终芯片面...     

一种提高大电流LDO瞬态响应的技术

提出了一种有效提升大电流输出的低压差线性稳压器(LDO)瞬态响应的技术.该技术采用新颖的电压双反馈环路,实现了带宽延展;采用摆率增强电路提高了功率管栅极节点的压摆率;采用输出电流泄放电路,加快了负载电流突降后的恢复.基于0.6μm BiCMOS工艺完成设计、流片.结果表明:在1 mA～5 A,斜率为1.25 A/μs的负载突变情况下,输出电压下冲仅30.8 mV,过冲仅20.7 mV.     

一种应用于LDO的动态补偿技术

通过对传统LDO频率补偿电路的极点、零点进行分析,提出一种新型动态补偿技术,显著改善了电路的性能指标。采用0.6 μm BiCMOS工艺模型进行仿真,结果表明,当负载电流由1 mA变化至300 mA时,非主极点能跟随负载电流的增加向高频移动,系统环路单位增益带宽在195~555 kHz之间,相位裕度保持在50°以上,保证了LDO在全负载范围内均能稳定工作。     

一种高压快速BiCMOS模拟开关的设计

本文详细介绍了一种高压快速ＢｉＣＭＯＳ模拟开关的电路设计原理及版图优化设计。在模拟开关的基准源和电平转换部分均采用ＢｉＣＭＯＳ设计技术，使得该模拟开关在较长沟道长度下也能实现５０ｎｓ以下的开关速度。同时通过对开关管版图的优化设计，使开关导通电阻小于５０Ω。     

SiGe BiCMOS工艺中HBT的关键制造工艺研究

研究了0.18μm SiGe BiCMOS中的核心器件SiGe HBT的关键制造工艺,包括集电极的形成、SiGe基区的淀积、发射极窗口的形成、发射极多晶的淀积、深孔刻蚀等,指出了这些制造工艺的难点和问题,提出了解决办法,并报导了解决相关难题的实验结果。     

高速BiCMOS外延工艺研究

外延工艺作为BiCMOS的关键工艺,影响着双极和CMOS器件的多项性能参数。文章对高速BiCMOS器件进行外延工艺研究,设计出了合理的外延层参数,并针对该参数进行了外延工艺的研发。高频器件需要超薄的外延层,控制较窄的过渡区是其关键,文章研究了几个主要外延工艺参数对过渡区的影响,并提出了一种通过减压、低温、本征外延得到窄过渡区的工艺方法。试制结果表明自掺杂效应得到明显抑制,1.5μm外延层下过渡区宽度小于0.25μm,外延层质量良好,测试结果表明该工艺能够满足高速BiCMOS器件的需要。     

反隐身VHF雷达若干关键技术研究

系统的分析VHF雷达的反隐身性能,总结传统VHF雷达所面临的技术问题,在每一个技术问题上,提出初步解决草案,为深入研究VHF雷达反隐身提供理论的依据.     

BiCMOS工艺中VNPN晶体管的优化设计

BiCMOS工艺对晶体管的工艺条件设计提出了更高的要求.结合实际BiCMOS工艺,借助专业TCAD模拟软件ISE,模拟了晶体管基区注入和退火等工艺条件对VNPN晶体管的电流增益β和击穿电压BVCEO的影响,给出了优化的设计方案.在线流片结果表明优化后:晶体管β=47,[BV]CEO=9.5 V,达到了低频功率晶体管的应用要求,同时保证了BiCMOS工艺中的CMOS器件性能不变,并且工艺稳定可在线量产.因此这种优化设计是可取的.     

基于BiCMOS工艺的版图与原理图匹配验证

从BiCMOS工艺着手,结合一个基本的基准电路,从实施命令文件编写的角度,重点论述了模拟集成电路的版图与原理图匹配验证中的一个重要环节,即器件的正确识别与图层间节点信息的传输.就其中易出现的一些问题,逐一提出了具体的解决方案,同时借助专业验证平台演示了如何运用图层间的逻辑运算,将其中一些处理技巧转化为可以被验证程序执行的语言,以达到快速、准确验证的目的.验证的实际结果证明这些解决方案是可行并有效的.     

光传操纵系统的关键性技术初步研究

光传操纵系统的性能和可靠性取决于光源、光纤和光检测器等光电器件,光电器件的选择是成功设计光传操纵系统的关键之一。针对国内光传操纵技术的发展现状,在自行开发光传操纵系统的前提下,对光源、光纤、光检测器等关键性器件的选择与集成开发进行了试验性的研究。同时经过高温实验以及高空环境模拟实验,验证了某种特制多模石英光纤能满足光传操纵系统的要求。并利用所选器件设计了一种光传操纵系统的实现方案,初步结果表明了该方案的可行性。     

固态发射机关键技术的研究

主要对固态发射机的一些关键技术（功率合成技术及功率管热设计技术）进行理论分析和设计,并通过实践证明这些分析和设计的正确性。     

高速BiCMOS工艺研究

研究开发了一种准２μｍ高速ＢｉＣＭＯＳ工艺，采用自对准双埋双阱及外延结构．外延层厚度为２．０～２．５μｍ，器件间采用多晶硅缓冲层局部氧化（简称ＰＢＬＯＣＯＳ）隔离，双极器件采用多晶硅发射极（简称ＰＳＥ）晶体管．利用此工艺已试制出ＢｉＣＭＯＳ２５级环振电路，在负载电容ＣＬ＝０．８ｐＦ条件下，平均门延迟时间ｔｐｄ＝０．８４ｎｓ，功耗为０．３５ｍＷ／门，驱动能力为０．６２ｎｓ／ｐＦ．明显优于ＣＭＯＳ门．     

移动邮件系统的关键技术研究

随着移动邮件业务的迅速发展,移动邮件系统实现的关键技术逐渐得到重视。本文给出了移动邮件系统的架构,对其主要网元功能进行了介绍;对移动邮件业务的关键技术进行了深入研究,分别从推送技术、邮件检测,客户端软件、终端内容适配、安全要求等方面进行了阐述。