基于FPGA的卷积码分组译码方法

针对传统Viterbi译码方法硬件资源开销大、译码速度低的缺点提出了基于FPGA的卷积码分组译码方法。该方法将待译码数据分成若干组,充分考虑前后分组间的相互影响并分别进行译码,综合考虑每个分组的译码结果后得到最终的译码输出。研究表明:在相同的回溯深度下,该方法与传统的Viterbi译码方法相比,减少了硬件设计的逻辑门数量,提高了系统译码速度。     

基于TMS320C33的维特比译码实现技术

首先,在Viterbi译码的软判决最大似然算法的基础上,介绍了软判决Viterbi译码算法的译码过程及其用数字信号处理器(digitalsignalprocessor,DSP)技术实现Viterbi译码算法的软件流程;然后,以(2,1,6)卷积码为例,具体论述了利用浮点DSP———TMS320C33的现有资源实现Viterbi译码算法的3个步骤:初始化、度量更新和回溯译码。     

Turbo码编译码原理及其性能分析

讨论了Turbo码的编译码基本原理，对Turbo码的性能进行了分析；编码采用并行级联的循环系统卷积码，译码器则为迭代的串行级联译码器，进行随机交织，经过高斯白噪声信道传输；进行了计算机仿真，比较了对数的最大似然译码算法与软输出的Viterbi译码算法在不同信噪比条件下的比特误码率。     

Viterbi译码性能分析及路径存储长度影响的研究

论述了卷积码Viterbi译码误码率性能的分析方法。通过对计算机仿真所得数据的分析表明路径存储长度对译码性能的影响有限。同时还研究了利用生成函数分析路径存储长度对译码性能影响的方法和局限性。讨论了影响译码性能的可能存在的一些因素。     

格状编码的译码方法的研究

本文首先介绍了V.32协议中格状编码的基本原理,分析了格状编码的特点,然后讨论了卷积编码和信号空间分布所提供的纠错冗余,并着重讨论了格状译码的方法,最后分析了格状译码和Viterbi译码的优劣和存在的问题,为进一步改进译码方法提出了一种思路.     

Viterbi算法的关键问题研究及DSP实现

简要介绍了卷积码的基本概念;给出了通信系统中用于解卷积编码的Viterbi算法的计算过程;通过对路径度量值的深入研究,针对该算法付诸实现的若干关键问题,提出了可行性解决方案;最后以TI公司的TMS320C54X为例,提出利用高速DSP(digital signal processor)器件实现该译码算法的通用方法。     

差错控制编码在CDMA2000中的应用研究

在阐述移动通信领域差错控制方案的同时,分析了CDMA2000中采用的两种前向纠错编码,即卷积码和Turbo码,其中着重研究了Turbo码的编码和译码原理及译码算法。     

Viterbi算法中的尾比特处理方法

讨论了Viterbi译码算法中一种新型的结束技术——尾比特技术。首先,由原理分析说明了尾比特回溯的编码方式与传统的卷识码编码方式的区别,进一步根据这一编码原理对Viterbi译码算法进行了相应改进。仿真结果证明,改进后的算法能够得到正确的译码结果。     

(2,1,7)维特比译码器的并行算法实现

在卫星通信中,高、中速卷积码的应用极为广泛,译码器的硬件实现一直受速度的制约,随着微电子技术的发展,可编程器件的广泛使用,对于中高速(2,1,7)卷积编码的Viterbi(维特比)译码器,完全由硬件实现已成为可能。在并行算法设计中,ACS运算器的硬件规模占了整个译码器硬件的一半以上,如果在FPGA(可编程门阵列)中使用多路复用技术来实现(2,1,7)Viterbi译码,可以减少约2／3的器件规模。     

IEEE802.16e中的卷积Turbo码编译码算法研究

为了分析不同设计参数对IEEE802.16e中卷积Turbo码(CTC)性能的影响以及对比IEEE802.16e支持的CTC和卷积码的编码性能,介绍了IEEE802.16e中的CTC的编码过程,给出了编码过程中的循环状态确定方法的推导过程,分析了CTC的迭代译码结构和译码算法,最后对CTC的性能进行了仿真.仿真结果表明:在相同码率和相同调制方式下CTC的编码增益要比卷积码大,采用CTC比采用卷积码有着明显的性能优势.因此在码率较低、信道状况较好或对系统实时性要求严格的情况下,可考虑使用卷积码,以降低信道编码的复杂度;而在码率较高、信道状况较差或对误码率要求严格时,可考虑选用CTC编码方案,以保证通信的可靠性.     

一种低译码复杂度的高速率-全分集2×2STC算法

为了降低接收端译码器的译码复杂度,提出了一种能降低译码复杂度的STC算法。对码字矩阵进行设计,利用最大似然译码算法分析接收信噪比特性。通过MATLAB仿真所得结果表明,文中提出的算法与Viterbi译码算法引比,虽具有相当的译码性能,但译码复杂度大大降低。     

TMS320C25实现的可变码率软半决Viterbi译码器

该文介绍一种用高速数字信号处理器TMS320C25实现的码率由R=1/2变为R=3/4的可变码率软判决Viterbi译码器,该译码器的码型选为约束长度K=7的标准(2,1,6)卷积码,其硬件很简单,系统成本低,信息译码速率达7kb/s;对其软件稍加修改,便可得到其它高码率的可变码率软判决Viterbi译码器。     

几何均衡格子码的一种新译码算法

本文利用码的群结构提出了几何均衡格子码的一种新译码算法。该算法复杂度与网格状态数无关。通过模拟对算法性能进行了评价并就复杂度与维持比算法进行了比较     

用于 HDTV 的改进的Viterbi 译码方法

在数字通信领域和图象压缩编码领域中,高清晰度电视（ＨＤＴＶ）使用了多项当今世界上可以实际应用的最先进的技术。这些技术关联着大多数正在研究的数字通信中的先进技术,改进ＨＤＴＶ系统为数字通信的发展提供了方向。作者在研究格状编码调制（ＴＣＭ）的Ｖｉｔｅｒｂｉ译码发生错误的情况时,发现了一种改进译码性能的方法。使用本文提出的方法,可以使ＴＣＭ的Ｖｉｔｅｒｂｉ译码性能接近理论极限,并为ＨＤＴＶ中ＴＣＭ译码的硬件实现提供了灵活的可选方案。     

仿射置换矩阵结构下的高性能SC-LDPC码

空间耦合(SC)低密度奇偶校验 (LDPC)码的卷积结构在带来卷积增益的同时也引入了记忆结构。对于采用滑动窗译码的SC-LDPC码,前面的译码错误信息会影响后面的译码,尤其是对耦合长度较长的SC-LDPC码,容易引起误码扩散。因此,SC-LDPC码比传统的LDPC块码对结构设计的要求更高。为了提高设计空间和性能,提出用仿射置换矩阵(APM)替代传统的循环位移矩阵构造SC-LDPC码。通过实验发现并证明了APM-LDPC码结构具有全环和非全环现象,且非全环现象仅出现在APM-LDPC码中。应用非全环现象构造的APM-SC-LDPC码能显著降低短环数量和误码平层,在瀑布区有明显优势。     

CDMA系统中卷积码的性能分析

研究CDMA系统在多径传输和AWGN信道的环境下卷积码的性能.通过模拟程序和理沦分析画出误比特率和信噪比的曲线图,并得到其在硬判决和软判决解码中错误率的上限值.研究发现,软判决译码比硬判决译码2～3dB的增益,卷积码性能的提升在AWGN信道比更能体现出来.当AWGN信道信噪比超过-1dB时,采用硬判决译码算法的卷积码相对于未采用卷积码会性能更好.     

W-CDMA系统中维特比译码器的FPGA实现

W-CDMA系统中采用约束长度为9的卷积编码作为信道编码方案之一,维特比译码器是被一种人们广泛采用的卷积编码的解码器;本文通过分析卷积编码及维特比译码的过程,介绍一种适合WCDMA系统中软判决维特比译码器实现的硬件结构。