SOI硅膜厚度对RESURF LDMOS参数的影响

对SOI LDMOS进行了建模,得到了器件各主要参数的最优值与SOI硅膜厚度的关系式.以此为基础用专业软件Medici和Tsuprem-4对器件进行了模拟,得到了最优漂移区浓度、最优击穿电压等参数随SOI硅膜厚度的变化曲线,这些结果对实际器件的设计以及工艺生产具有参考意义.     

基于RESURF理论的SOI LDMOS 耐压模型研究

对SOI LDMOS器件的击穿电压进行了研究,建立了适用于该器件的RESURF耐压模型,获得了表面电势和电场分布解析表达式,给出了SOI LDMOS器件漂移区的最优浓度,在此基础上将该模型嵌入半导体工艺模拟以及器件模拟软件(Sentaurus TCAD)中,并对SOI LDMOS器件的表面电场分布、击穿特性和I-V特性...     

一种新型高压Triple RESURF SOI LDMOS

提出了一种新型Triple RESURF SOI LDMOS结构,该结构有一个Ｐ型埋层。首先,耗尽层能够在Ｐ型埋层的上下同时扩展与Triple RESURF机理相同,使得漂移区浓度提高,导通电阻降低。其次,当漂移区浓度较高时,Ｐ型埋层起到了降低体内电场的作用,并能够提高漏端纵向电场使得其电场分布更加均匀从而耐压增加。Triple RESURF结构在SOI LDMOS中首次提出。在６微米厚的SOI层以及２微米厚的埋氧层中获得了耐压300V的Triple RESURF SOI LDMOS,其导通电阻从Double RESURF SOI LDMOS的17.2mΩ.cm2降低到13.8mΩ.cm2。当外延层厚度增加时, Triple RESURF结构的效果更加明显,在相同耐压下,相对于Double RESURF,该结构能够在400V和550V的SOI LDMOS中分别降低29%和38%的导通电阻。     

SOI LDMOS晶体管耐压结构的研究

SOI技术已经成功的应用到功率集成电路中,而击穿电压是功率器件一个重要的参数.本文对SOI LDMOS的击穿电压进行了分析,介绍了目前国内外几种典型的提高击穿电压的结构,较为详细的分析了RESURF原理的应用.     

SOI硅膜厚度对RESURF LDMOS参数的影响

对SOI LDMOS进行了建模,得到了器件各主要参数的最优值与SOI硅膜厚度的关系式．以此为基础用专业软件Medici和Tsuprem4对器件进行了模拟,得到了最优漂移区浓度、最优击穿电压等参数随SOI硅膜厚度的变化曲线,这些结果对实际器件的设计以及工艺生产具有参考意义．     

薄膜SOI RESURF结构击穿电压分析

提出了基于二维Poisson方程的薄膜SOI降低表面电场(RESURF结构解析物理模型.并在该模型基础上,给出了一种分析薄膜SOI RESURF结构击穿电压的方法.利用这一方法计算了漂移区长度较长的薄膜SOI RESURF结构击穿电压与漂移区掺杂浓度的关系,并定量分析了场SiO2界面电荷密度对击穿电压和漂移区临界掺杂浓度的影响.首次提出了临界场SiO2界面电荷密度的概念,并研究了其与漂移区掺杂浓度的关系.而且计算结果与MEDICI模拟结果符合得很好.这些为漂移区长度较长的薄膜SOI RESURF结构击穿电压的优化设计提供了理论依据.     

薄膜SOI RESURF结构击穿电压分析

提出了基于二维Ｐｏｉｓｓｏｎ方程的薄膜ＳＯＩ降低表面电场（ＲＥＳＵＲＦ结构解析物理模型．并在该模型基础上,给出了一种分析薄膜ＳＯＩＲＥＳＵＲＦ结构击穿电压的方法．利用这一方法计算了漂移区长度较长的薄膜ＳＯＩＲＥＳＵＲＦ结构击穿电压与漂移区掺杂浓度的关系,并定量分析了场ＳｉＯ２界面电荷密度对击穿电压和漂移区临界掺杂浓度的影响．首次提出了临界场ＳｉＯ２界面电荷密度的概念,并研究了其与漂移区掺杂浓度的关系．而且计算结果与ＭＥＤＩＣＩ模拟结果符合得很好．这些为漂移区长度较长的薄膜ＳＯＩＲＥＳＵＲＦ结构击穿电压的优     

超薄层SOI高压LVD LDMOS耐压模型及特性研究

针对超薄层高压SOI线性变掺杂(Linear Varied Doping,LVD)LDMOS器件,进行了耐压模型和特性的研究。通过解泊松方程,得到超薄高压SOI LVD LDMOS的RESURF判据,有助于器件耐压和比导通电阻的设计与优化。通过对漂移区长度、厚度和剂量,以及n型缓冲层仿真优化,使器件耐压与比导通电阻的矛盾关系得到良好的改善。实验表明,超薄层高压SOI LVD LDMOS的耐压达到644 V,比导通电阻为24.1 Ω·mm²,击穿时埋氧层电场超过200 V/cm。     

有n埋层结构的1200V横向变掺杂双RESURF LDMOS研制

提出有n埋层的横向变掺杂双RESURF 新结构高压LDMOS器件.该结构器件与常规LDMOS相比,采用了相对较薄的外延层,使之与标准CMOS工艺的兼容性得到了改善.基于二维器件仿真软件MEDICI分析了n埋层的浓度、长度和p-降场层的杂质浓度分布对器件耐压的影响,并进行了器件和工艺的优化设计.在国内工艺生产线成功地研制出1200V高压LDMOS,并已用于1200V功率集成电路中.     

全耗尽SOI LDMOS击穿电压的分析

SOI技术已经成功地应用到功率集成电路中,击穿电压是功率器件一个重要的参数。文章分析了SOI LDMOS的击穿电压与漂移区掺杂浓度的关系,并计算了击穿电压。文中首先定义出漂移区临界掺杂浓度,然后分别给出了实际掺杂浓度高于和低于临界掺杂浓度的击穿电压计算公式。计算结果与文献中给出的数值相吻合,证明了模型的正确性。     

SOI基双级RESURF二维解析模型

提出了SOI基双级RESURF二维解析模型.基于二维Poisson方程,获得了表面电势和电场分布解析表达式,给出了SOI的双级和单级RESURF条件统一判据,得到RESURF浓度优化区(DOR,doping optimal region),研究表明该判据和DOR还可用于其他单层或双层漂移区结构.根据此模型,对双级RESURF结构的降场机理和击穿特性进行了研究,并利用二维器件仿真器MEDICI进行了数值仿真.以此为指导成功研制了耐压为560V和720V的双级RESURF高压SOI LDMOS.解析解、数值解和实验结果吻合得较好.     

RF LDMOS功率晶体管及其应用

论述了RF LDMOS功率晶体管的基本结构和特点,从与双极晶体管相比较的角度,讨论了这种器件的优异性能,对其发展动态和应用情况作了介绍。     

SOI基双级RESURF二维解析模型

提出了SOI基双级RESURF二维解析模型．基于二维Poisson方程，获得了表面电势和电场分布解析表达式，给出了SOI的双级和单级RESURF条件统一判据，得到RESURF浓度优化区(DOR，doping optimal region）,研究表明该判据和DOR还可用于其他单层或双层漂移区结构．根据此模型，对双级RESURF结构的降场机理和击穿特性进行了研究，并利用二维器件仿真器MEDICI进行了数值仿真．以此为指导成功研制了耐压为560V和720V的双级RESURF高压SOI LDMOS．解析解、数值解和实验结果吻合得较好．     

SOI LDMOS晶体管的自加热效应

与常规体硅器件相比,SOI器件由于其独特的结构,常常会产生较严重的自加热效应,影响器件的可靠性.文中阐述SOI LDMOS功率晶体管中的自加热现象,研究了自加热效应产生的机理,在不同的结构和工艺参数下自加热效应的研究进展,以及减弱自加热效应的方法.研究证明采用新材料,结构可对同加热效应起到有效抑制作用提高了件的可靠性.     

0.18 μm射频SOI LDMOS功率器件的研究

在提出0.18μm射频SOI LDMOS功率器件研究方法的基础上,对工艺进行了设计,并制备了栅宽为1 200μm,栅长为0.7μm,漏的注入区与栅的距离为1.5μm的0.18μm射频SOILDMOS功率器件。对器件进行了测试和模拟,在工作频率为3 GHz,直流偏置电压VDS为3 V,VGS为1.5 V,输入功率Pin为5 dBm时,Pout、增益和PAE分别为15 dBm1、0 dB和35%。     

阶梯变掺杂漂移区高压SOI RESURF结构耐压机理研究

研究了阶梯变掺杂漂移区高压SOI RESURF(Reduce SURface Field)结构的器件几何形状和物理参数对器件耐压的影响;发现并解释了该结构纵向击穿时,耐压与浓度关系中特有的“多RESURF平台”现象。研究表明,阶梯变掺杂漂移区结构能明显改善表面电场分布,提高耐压,降低导通电阻,增大工艺容差;利用少数分区,能得到接近线性变掺杂的耐压,降低了工艺难度。     

LDMOS晶体管新型器件结构的耐压分析

本文提出了一种新型的内置ＦＲ／ＪＴＥ横向ＤＭＯＳ结构,并对其进行了耐压分析,结果表明,该结构具有与ＲＥＳＵＲＦ器件相媲美的击穿电压,并且工艺简单,受工艺参数波动的影响较小,相对于内场限环结构,其耐压高且导通电阻低,因而不失为一种较为实用的提高横向功率器件耐压的新途径     

一种SOI CMOS/LDMOS单片智能功率集成电路

介绍了一种单片智能功率硅集成电路的设计和制造工艺，该电路包括工作于9V低压的常规CMOS管和两个最高耐压为80V、电流通过能力大于3A的LDMOS管。电路采用SOI介质隔离CMOS／LDMOS工艺，芯片面积约50mm^2。基于一种简单的二维模型，认为，在功率集成中，纵向导电的VDMOS管由于其导通电阻有一个自限制特点，因此并不特别适合智能功率集成。     

新型图形化SOI LDMOS结构的性能分析

提出一种图形化SOI LDMOSFET结构,埋氧层在器件沟道下方是断开的,只存在于源区和漏区.数值模拟结果表明,相对于无体连接的SOI器件,此结构的关态和开态击穿电压可分别提高57%和70%,跨导平滑,开态 I-V 曲线没有翘曲现象,器件温度低100K左右,同时此结构还具有低的泄漏电流和输出电容.沟道下方开硅窗口可明显抑制SOI器件的浮体效应和自加热效应.此结构具有提高SOI功率器件性能和稳定性的开发潜力.     

新型图形化 SOI LDMOS结构的性能分析

提出一种图形化SOILDMOSFET结构,埋氧层在器件沟道下方是断开的,只存在于源区和漏区.数值模拟结果表明,相对于无体连接的SOI器件,此结构的关态和开态击穿电压可分别提高57%和70%,跨导平滑,开态I-V曲线没有翘曲现象,器件温度低100K左右,同时此结构还具有低的泄漏电流和输出电容.沟道下方开硅窗口可明显抑制SOI器件的浮体效应和自加热效应.此结构具有提高SOI功率器件性能和稳定性的开发潜力.