基于FPGA的半并行FIR滤波器设计

为了提高FIR滤波器的运算速度和降低的资源消耗,提出了一种新颖的半并行FIR滤波器设计方法,该方法有同定的延时,可以根据滤波器抽头数的不同,得到不同的最高数据输入速率。仿真结果表明,该滤波器设计方法存高速数字下变频器的设计中有较好的性能,并且通过优化设计,可以任一个FPCA实现多个该滤波器模块。     

FIR滤波器的DSP实现

介绍了FIR滤波器的基本结构及设计方法,结合实例,给定滤波器的数字指标。利用FDATool来确定FIR滤波器抽头系数。基于DSP平台,采用MATLB产生待滤波输入信号导入到用C语言实现的FIR低通滤波器中,并且在CCS上仿真,对仿真结果与理论值进行比较。波形仿真结果和理论值相吻和表明设计的系统是正确、稳定的。不同的应用场合,FIR滤波器要求有不同性能,只要修改本设计中滤波器的系数,就可以实现性能不同的FIR滤波器。     

基于脉动阵列的FIR滤波器设计

为了提高FIR滤波器的运算速度,把脉动阵列的处理器结构和FIR滤波器相结合,设计了高效的FIR滤波器。该结构具有模块化、规则性和高度流水的特点。在FPGA上验证,实验结果表明,该设计达到了较高的运算速度,可以满足数字信号处理中高效、实时的要求。而且该结构易于扩展,可实现任意阶的FIR滤波器。     

基于MATLAB与QUARTUSII的FIR滤波器设计与验证

FIR滤波器是一种应用广泛的基本数字信号处理元件。针对常用的FIR滤波器设计方法存在的问题．采用MATLAB、QUARTUSII设计实现16阶低通FIR滤波器,并通过仿真及实际测试验证该设计方案的正确性。相对于传统的设计方案,此设计方案能够直观检验滤波器的设计效果,并且更方便,灵活,实用。     

基于MATLAB的FIR数字滤波器的设计

在满足幅度特性的要求下,FIR系统可以保证严格的线性相位特性,合理设计滤波器各参数以逼近理想滤波器,从而满足设计性能指标。反之,在某种准则下设计滤波器各参数,可获取最优结果。这里借助MATLAB软件工具箱,采用三种不同的方法设计FIR数字滤波器,并进行对比。     

一种二阶锥规划通带线性相位FIR滤波器的设计

在有限冲激响应（Finite Impulse Response,FIR）滤波器设计中,如果系统只要求通带或某个频域区间具有线性相位而其他频域区间相位非线性,则系数对称的FIR滤波器设计方法不再适用。为此,提出了一种基于二阶锥规划（Second-Order Cone Programming,SOCP）的通带线性相位FIR滤波器设计方法。该方法使用二阶锥规划实现滤波器设计,其中优化目标为通带最小群延迟,约束条件为全频域振幅误差。实验结果显示,所提方法设计的FIR滤波器有着很好的幅频特性和通带线性相位,通带群延迟误差很小。该方法实现简单,计算复杂度低,可以广泛应用于数字信号处理领域。     

一类最佳数据压缩FIR滤波器与Daubechies 小波

提出了一种设计数据压缩FIR滤波器的新方法．该方法在不引入信息失真的前提下以最有效分解原信号为目的设计滤波器．由此设计的滤波器可以实现数据基于压缩目的的最优分解,能够最大可能地提取信号中的有用信息同时去除冗余信息．该分解过程与具有一定正则性的Daubechies小波的离散小波变换十分相似,该滤波器也和Daubechies小波分解滤波器完全相同,其原因是Daubechies在构造小波时引入的余项应为零．     

不同阶数的FIR数字滤波器的DSP实现

在分析了FIR数字滤波器主要特点的基础上，采用最大误差最小化准则的等波纹迫近法，来设计FIR数字滤波器。然后通过Matlab程序设计语言中Remez函数扣Remezord函数计算FIR数字滤波器的系数，并基于美国德州仪器公司生产的TMS320C5402芯片的数字信号处理功能，应用DSP汇编语言编程实现了该滤波器，使不同阶数的FIR数字滤波器都可以用Matlab所得到的结果来修改DSP程序中的数据子程序。     

基于查阶跃响应表的高效FIR滤波器设计及其FPGA实现

本文提出了一种采用查阶跃响应表方法实现的FIR数字滤波器设计方案,并以一个649阶FIR滤波器的FPGA设计为例,与传统的采用FPGAIPCORE实现方法进行了对比,分析该设计方法在FPGA的资源利用和系统时钟速率上的优势。通过实验数据验证,该方案可以解决现有技术中FIR滤波器需要大量乘法器和加法器的问题,达到了降低FPGA硬件资源使用、提高系统运行效率的效果。     

基于MATLAB及FPGA的高速FIR滤波器的设计

FIR滤波器是一种被广泛应用的基本的数字信号处理部件。现提出采用MATLAB的窗函数方法设计并在附上实现高速FIR滤波器的一种新的方案。这种结构采用流水线技术，通过对高速乘法器的合理分割并组合Wallace加法树阵列构成，可以方便地调整滤波器的阶数和系数，适合不同场合的应用。通过编程调试结果表明，该设计是可靠的，可作为高速数字滤波器设计的较好方案。