宽频二阶程控低通滤波器的设计

设计了一种宽频二阶程控低通滤波器.二阶低通滤波电路由模拟乘法器、电流反馈运算放大器、可编程电阻网络及电容构成,充分利用了模拟乘法器和电流反馈运算放大器的优点,并通过主控电路调节数模转换电路的输出电压和低通滤波电路可编程电阻网络的值,实现截止频率程控.该滤波器具有截止频率高、信号处理范围宽、速度高等特点.     

集成模拟乘法器的调幅电路系统研究

在叙述调幅电路理论的基础上,提出集成模拟乘法器的调幅电路设计,建立了PSPICE的子电路模型.将模型添加至PSPICE模型数据库中,实现了高效率传输过程.四象限模拟乘法器电路的设计实现了因电压与电流的变化而导致乘法器出现精准度不足的问题.通过对电路系统进行仿真研究,满足了大众的需求,具有重要的研究意义.     

高线性度CMOS模拟乘法器设计与仿真

设计和仿真了一种高线性度CMOS模拟乘法器。采用有源衰减器对输入信号进行预处理,CMOS Gilbert乘法单元对信号进行乘法运算,同时设计了偏置电路。在±1.8 V电源电压下,输入范围为±0.6 V时,通过优化器件参数,乘法器输出幅度小于±25 mV且具有高线性度。乘法器-3 dB带宽为181 MHz,有着良好的倍频特性。此外,对乘法器的温度特性进行了仿真,讨论了线性度与输出幅度之间的关系,优化设计了乘法器版图。在较宽输入范围内,本文乘法器线性度明显高于参考文献。     

减小莫尔条纹细分误差的新方法

在一般应用单片机的莫尔条纹细分电路中增添一个模拟乘法器和少量的外围元件，能明显降低因两路信号幅值不等引起的测量误差，同时使分辨力提高一倍。     

集成模拟乘法器的低频应用

本文总结了ＭＣ１４９６集成模拟乘法器在信号调制和解调应用中的特点，包括电路的设计与参数的选择。     

改善莫尔条纹细分精度的硬件实现

介绍光电轴角编码器的数据处理装置中乘法倍频电路(模拟乘法器MLT04)和相位调整电路的实现,实验证明,采用四象限模拟乘法器对精码信号乘法倍频,经过倍频后的信号斜率增大,整个细分周期内误差变小,倍频方法在理论上不含高次谐波,可以提高莫尔条纹的高倍软件细分的细分精度.     

基于改进的BOOTH编码的高速32×32位并行乘法器设计

采用了一种改进的基—4 BOOTH编码方案,设计了一种高速32×32-b定/浮点并行乘法器。乘法器电路利用CPL逻辑来实现。通过对关键延时路径中的(4:2)压缩器和64位加法器的优化设计,可以在20ns内完成一次乘法运算。乘法器的设计由0.45um的双层金属CMOS工艺实现,工作电压为3.3V,用于自适应数字滤波运算中。     

CMOS BCD比例乘法器原理及其应用(上)

<正> 比例乘法器是一种用数字方法产生一个可调输出脉冲序列的电路。有BCD比例乘法器和二进制比例乘法器两种。CC4527是CMOS BCD比例乘法器,其输出脉冲频率为输入脉冲频率与BCD输入数乘积的1/10。由于CC4527具有多个输入端和输出端,逻辑功能较强,因此,与有关电路连用时,不仅可以完成加、减、乘、除、乘方、开方等运算,而且还可以解代数方程和微分方程、进行A/D和D/A转换以及分频等,这种乘法器电路结构简单、成本低、非常适用于仪器仪表中的运算部件。因此,它可在仪器仪表、数字滤波、数字控制等方面得到广泛应用。本文在阐述CC4527电路原理的基础上,介绍其在运算电路中的     

一种高效率的RSA模幂算法的研究

RSA硬件的执行效率主要取决于模幂运算的实现效率。该文旨在介绍一种引入中国剩余定理加速私钥操作,并采用Barret模缩减方法,避开除法运算,将模幂运算转换成三个乘法运算和一个加法运算的快速模幂算法及其硬件实现方法。在乘法运算的实现中,采用Booth乘法器,可以大大缩短电路的关键路径,显著地提高硬件的执行效率。     

减小莫尔条纹细分误差的新方法

论述在光栅栏位移传感器中,利用莫尔条纹测量技术所存在的问题,提出了在莫尔条纹细分电路中增加一个模拟乘法器,可以减小测量误差和提高分辨力.     

在FPGA上实现对RS译码器的优化设计

针对里德所罗门码(Reed-Solomon, RS)译码在硬件实现时存在数据量大、消耗资源多等问题，基于CCSDS标准中的RS(255,223)码，根据欧几里得核心译码算法，在FPGA上实现对RS译码器的优化设计。本文提出采用乘法器因子矩阵方法将有限域中的乘法计算转换为加法运算，用异或操作在硬件中实现，简化硬件运算数据量；在欧几里得算法核心模块实现中，采用多项式除法电路和多项式乘法电路进行硬件电路设计，降低运算复杂度，可以有效节约硬件资源。通过FPGA测试验证，优化设计的译码器可以有效译码并具有较好的译码性能，完成最多16个码元数据的纠错。     

一类有限域的高效部分并行乘法器

提出了一类新的具有高度规则性的部分并行三项式有限域乘法器架构。通过对由不可约三项式生成的有限域GF(2m)上的乘法分析,推导出基本的运算形式。基于该运算形式,设计出新颖的乘法器架构。复杂度分析结果表明,该乘法器具有同当前最优设计相同的复杂度。而且,可视具体的应用情境需求对乘法器电路进行灵活配置。     

一种低功耗异步乘法器的研究与实现

同步电路由全局时钟信号周期性地驱动计算,而异步电路只在需要的时候才进行运算,因此异步电路具有天然的低功耗优势。当前的解同步异步电路设计方法仅根据同步电路的物理拓扑结构进行异步设计,而没有考虑同步电路的本身功能行为及所处理数据的特点。本文首先分析了物理拓扑结构、电路功能行为及处理数据对低功耗设计的影响,然后设计实现了一款低功耗异步乘法器。实验表明,实现的乘法器相对于传统解同步异步乘法器具有更低的功耗与更高的性能。     

GF(2m)域上通用可配置乘法器的设计与实现

提出了一种应用于椭圆曲线密码体制中的有限域乘法器结构,基于已有的digit-serial结构乘法器,利用局部并行的bit-parallel结构,有效地省去了模约简电路,使得乘法器适用于任意不可约多项式;通过使用数据接口控制输入数据的格式并内嵌大尺寸乘法器,可以配置有限域乘法器的结构,用以实现基于多项式基的有限域乘法运算。该结构可以有效满足椭圆曲线密码体制的不同安全需求。     

位移传感器仿真器设计

针对目前机载系统地面试验的要求,设计了一种简单、驱动能力强、通用性好的位移传感器仿真电路。运用模拟乘法器AD633完成基准载波信号幅度的调制,简化了硬件电路的复杂度;利用运算放大器的非线性反馈以及三极管的电流放大特性,大大提高了电路的带负载能力;使用基准电压和以及调节接口的设置提高了仿真电路的通用性。在某飞机飞行控制系统地面试验中的应用表明,该位移传感器仿真电路能够实现角位移传感器及线位移传感器信号的仿真,运行稳定、波形良好,有一定的推广意义。     

逻辑平衡与高速数字电路

在设计者进行系统和电路级设计时,时常会将要实现的逻辑功能或操作较为平均地分配到时序中的各个阶段,称之为逻辑平衡设计。该论文引用了逻辑平衡的方法,将其运用在高速数字部件设计中,以常用运算单元如计数器,有限状态机和乘法器的高性能设计方案为例,分析了逻辑平衡在高速集成电路设计中的应用;并分析了逻辑平衡的方法在减小电路面积,提高电路的性价比和降低电路功耗中的作用。     

基于Multisim的差动放大电路典型应用特性研究

差动放大电路通常作为集成运算放大器的输入级,以及变跨导型模拟乘法器的基本组成形式,是模拟电路中的重要单元电路,研究其典型应用特性对于模拟电路设计具有重要的意义。本文主要研究带恒流源的差动放大电路对差模信号的放大作用和共模信号的抑制作用,以及变跨导型差动放大电路对音频信号的幅度调制作用。介绍如何调节电路参数以达到设计要求。比较理论估算值与基于Multisim12的仿真测试结果,研究误差产生的原因。     

BP算法的改进及用模拟电路实现的神经网络分类器

基于用模拟电路实现神经网络分类器的目的，对多层静态前馈神经网络的ＢＰ算法做了改进，采用线性限幅函数代替Ｓｉｇｍｏｉｄ函数作为神经元的激活函数，给出了改进的ＢＰ算法。对该算法性能的实验研究表明：这种改进算法不但方便了用线性模拟集成运算放大电路实现神经网络，而且具有学习速度快，映射能力强等优点。根据本文算法设计的神经网络分类器，无论是计算机仿真，还是模拟电路实现，都得到了比较高的识别率。     

利用Multisim提高模拟电子技术课堂教学效果

本文通过分析模拟电子技术课程在传统教学过程中,相对于教师的教与学生的学,在多方面存在一定的难度,介绍Multisim仿真软件系统以及在实际电路分析与设计中的应用,实现了电子设计的自动化,提高模拟电子技术课程的课堂教学效果;     

RSA快速硬件实现研究

RSA加脱密可归结为对 memod N的运算 ,这种大数模幂乘运算可以用字长为 w( 2 w N)的乘法器以迭代的方式来实现 ,对于给定字长的乘法器 ,提高其吞吐速度的有效措施之一是采用流水线技术 .用传统的平行四边形乘法器实现大数模幂乘 ,存在两次迭代之间的数据相关问题 .降低数据相关所引起的时耗代价 ,对于提高时钟频率 ,从而提高乘法器的速度至关重要 .根据矩形乘法器原理设计的 RSA专用部件较好地解决了这一问题 ,HDL 模型的仿真验证了所做设计的正确性 .