基于FPGA的FIR数字滤波系统设计与实现

文章提出一种基于FPGA的FIR数字滤波系统的设计方案,以FPGA为核心控制单元,通过Matlab设计FIR滤波器系数,调用Quartus II自带的IP核实现FIR滤波功能,结合ModelSim仿真,对输出信号进行时域、频域分析,构建出一套全数字的FIR滤波器设计与仿真体系。进而实现了一种集信号发生器、数据采集器和FIR滤波器为一体的FIR数字滤波系统。经实验,该系统可以显著提高信号的信噪比,降低均方误差。文章提出的FIR数字滤波系统及其实现方法,具备一定的推广和应用价值。     

数字滤波器在数字信号处理中的应用设计

在信号处理中,滤波占有十分重要的地位.数字滤波是数字信号处理的基本方法,以FIR滤波器为基础,利用MATLB程序设计语言对低通FIR数字滤波器进行了有效的设计,应用DSP 汇编语言编程实现了该滤波器.     

基于C8051F120的FIR低频数字滤波器设计

针对低频数字滤波及其滤波参数更新问题,提出了一种基于C8051F120的FIR低频数字滤波器设计。该滤波器主要由C8051F120单片机构成,负责利用其片上硬件资源完成A/D采样、FIR滤波及D/A转换功能,同时,该滤波器还可以通过串口接收上位机发的新滤波数据,实现滤波参数的在线更新。实验结果表明:文章提出的基于C8051F120的滤波器可实现低频段的FIR数字滤波,并可在线更新滤波参数,实现滤波功能的在线调整。     

采用信号处理机的数字滤波器的设计和工程实现

本文评述了无限脉冲响应(IIR)和有限脉冲响应(FIR)数字滤波器的基本设计技术,重点放在推导IIR滤波器传递函数的各种模—数变换方法,以及设计FIR滤波器的窗口法和频率取样法。接着介绍了采用递归和非递归网络结构以硬件来实现滤波算法。采用Intel 2920信号处理机来说明数字滤波的四种基本操作(输入/输出,加法/减法,乘法和单位延时)的工程实现。最后还列出了其它类似处理机的主要特性。     

基于油田示功仪的加速度信号处理方法

本文给出了一种将油田示功仪中测量到的加速度信号进行处理得到位移数据的方法。提出了利用FIR数字滤波器,对平滑滤波后的加速度进行处理,实现了对加速度传感器干扰振动信号的滤除,再利用加速度双重积分算法得到位移数据的处理方法。实验结果表明,使用平滑滤波、FIR数字滤波基础上的加速度双重积分算法得到位移数据的方法可行,系统示值相对误差小于2％,满足工程实践的需要。     

数字图像空域滤波算法的FPGA设计与实现

FIR滤波器是一种常用的数字滤波器,数字图像空域滤波算法是图像预处理中常用的处理算法。结合FIR滤波器在数字图像空域滤波算法中的实际应用,研究其在实际的硬件电路设计与FPGA实现中的关键问题,并提出了如何有效缩短设计电路的关键路径和提高数据吞吐率的方法。最后在XINLINX公司的芯片Virtex-ⅡXC2V1000上设计了高速滤波器,实现了数字图像空域滤波算法。     

基于IP核的滤波器复用模块的设计和实现

介绍了一种基于FIRIP核的抽取滤波器复用模块的设计和实现。FIRIP核可以进行灵活的参数设计,实现不同应用的滤波器设计。以FIRIP核为对象进行FIR滤波器算法的参数选择设计,并以128路的抽取滤波算法为例,在充分考虑到了滤波器特性、FPGA资源分配的诸多因素基础上,利用FIRIP核构建了合理的抽取滤波和复用模块,完成了128路信号的抽取滤波设计和实现。     

基于FPGA的LFM信号匹配滤波的时域实现

为解决频域法实现信号匹配滤波时硬件开销较大的问题,采用时域法实现线性调频（LFM）信号的匹配滤波。设计了一款针对LFM信号的8阶分布式结构的时域匹配滤波器;利用FPGA的ROM宏模块构建查找表,实现分布式滤波算法;基于FPGA器件完成了滤波器的设计与集成。仿真结果显示,滤波器占用170个逻辑单元、109个寄存器、3K字节存储器,逻辑资源开销较小。与传统FIR结构的乘累加算法相比,分布式滤波算法运算速度更快。     

基于DSP的FIR数字滤波器的实现

在数字信号处理应用中,滤波占有十分重要的地位,如对信号的过滤、检测、预测等,都要广泛地用到滤波器。文中研究了FIR滤波器窗函数算法的基本思想给出了在定点DSP芯片上实现FIR数字滤波器的设计方法,并给出了仿真结果。     

基于SRFFT算法的FIR数字滤波器设计及ADSP21160实现

基于分裂基FFT(SRFFT)算法设计FIR数字滤波器，首先将输入信号经A／D转换成数字序列，运用重叠相加法将数字序列分段成固定长度的数据组，然后采用SRFFT算法对固定长度的数据组将时域的卷积运算转换为频域的复乘运算，再利用分裂基IFFlT(SRIFFT)转换回时域，从而达到滤波的效果。基于SRFFT算法的FIR数字滤波器较其他FFT算法大量减少了复乘加运算量，提高了滤波效率。本文设计的滤波器是一个长度为400～500阶的可变FIR数字滤波器，输入信号为采样速率10MHz的复数据，根据系统处理要求，采用2片高速浮点芯片ADSP21160构成多处理器并行系统来实现高速FIR数字滤波器的设计。     

FIR数字滤波器在DSP上的实现

在TMS320C54x系统开发环境CCS(Code Composer Studio)下对FIR滤波器的DSP实现原理进行了讨论。利用Matlab中的FIR数字滤波器的函数设计相应的滤波器,对得到的滤波器系数采用Q15格式表示,并用C语言产生模拟输入信号。将获取的系数和输入信号通过相应的指令调到DSP芯片的数据存储器中,运用MAC指令、循环缓冲寄存器、块循环寄存器实现已知混合信号的滤波。通过实验仿真,从输入信号和输出信号的时域和频域曲线可看出在DSP上实现的FIR滤波器能完成预定的滤波任务。     

A Tutorial on Multiplierless Design of FIR Filters: Algorithms and Architectures

Finite impulse response (FIR) filtering is a ubiquitous operation in digital signal processing systems and is generally implemented in full custom circuits due to high-speed and low-power design requirements. The complexity of an FIR filter is dominated by the multiplication of a large number of filter coefficients by the filter input or its time-shifted versions. Over the years, many high-level synthesis algorithms and filter architectures have been introduced in order to design FIR filters efficiently. This article reviews how constant multiplications can be designed using shifts and adders/subtractors that are maximally shared through a high-level synthesis algorithm based on some optimization criteria. It also presents different forms of FIR filters, namely, direct, transposed, and hybrid and shows how constant multiplications in each filter form can be realized under a shift-adds architecture. More importantly, it explores the impact of the multiplierless realization of each filter form on area, delay, and power dissipation of both custom (ASIC) and reconfigurable (FPGA) circuits by carrying out experiments with different bitwidths of filter input, design libraries, reconfigurable target devices, and optimization criteria in high-level synthesis algorithms.     

A higher-order statistics-based adaptive algorithm for lineenhancement

A novel higher order statistics (HOS) based adaptive filtering algorithm for line enhancement is suggested. The enhancement process is achieved by filtering the noisy signal through an adaptive FIR filter. The steady state of the impulse response of this filter is proportional to a selected one-dimensional (1-D) slice of the fourth-order mixed cumulant of the input signal. It is shown that this slice is comprised of noiseless sinusoids if the input signal is comprised of sinusoids embedded in Gaussian noise. Therefore, the algorithm is considered to be a suitable one in processing sinusoids embedded in highly colored Gaussian noise. Simulation results verify the performance of the proposed algorithm     

一种基于FPGA的高速FIR滤波器的设计

为了实现对高速输入数据的滤波,根据FIR（有限冲激响应）数字滤波器并行设计思想,在脉动阵列FIR数字滤波器的基础上,经过认真设计,提出了一种基于FPGA（现场可编程门阵列）的高速FIR数字滤波器的设计方法。以一个16阶FIR数字滤波器的设计为例,在FPGA上用VHDL语言实现了这种设计方法。在Modelsim下仿真表明这一方法是可行的,可支持高达1GSPS（10亿次采样每秒）的输入数据．     

A fast algorithm for FIR digital filtering with a sum-of-triangles weighting function

A doubly recursive algorithm for time domain convolution with a piecewise linear weighting function is presented that combines the speed of a recursive (IIR) digital filter with the flexibility and ease of design of a nonrecursive (FIR) digital filter. The approach approximates the desired FIR weighting function by a sum-of-triangles weighting function. ForL triangles (or triangle pairs for a linear phase filter) the algorithm is of orderLN. The approximation improves with the number of triangles. A significant advantage of the algorithm compared to FFT filtering or direct convolution is that there is no necessity of a tradeoff between frequency response accuracy and computation time per output point as the data spacing decreases in the filtered signal. The computational complexity is dependent on the number of triangles chosen, not the width of the weighting function, so the algorithm is especially effective for filters with an inherently wide FIR weighting function.     

一种新的滤波器快速优化算法

提出了一种新的FIR滤波器快速算法，显著降低了实时信号处理中的长阶数FIR滤波器的运算量。我们通过对任意长度序列添零、分解和参数优化，使运算量最小化。当对非连续信号进行滤波处理时，在一半情形下，相比原来的频域FIR快速算法，进一步显著降低了运算量。这一算法在实时信号处理中得到了验证。     

基于DSP的FIR滤波器的C语言算法实现

有限冲激响应(FIR)滤波器是数字信号处理系统中最基本的元件,具有严格的线性相频特性,同时其单位抽样响应是有限长的,系统稳定。阐述了FIR的基本原理,并进行了MATLAB仿真。基于TI公司的TMS320VC5402 DSP硬件平台,设计了FIR低通滤波器。采用C语言算法,利用集成开发环境代码调式器(Code Composer Studio,CCS)分别观察了输入和输出波形,验证了此算法的准确性和高效性,对信号处理及信号传输有重要的研究意义。     

对FIR数字滤波器频域实现错误观点的讨论

关于FIR数字滤波器的频域实现存在一种错误的观点和做法,即直接在离散傅利叶变换域将输入信号属于阻带的谱线清零,而属于通带的谱线保留,再离散傅利叶反变换到时域,并且认为通过这种方法得到的信号是对输入信号理想滤波的结果.本文针对这一观点,利用频域取样的概念,从时域和频域两个角度分析,指出该做法并不能实现理想滤波,并且滤波性能通常不能达到指标要求.     

直接型FIR滤波器的优化和实现

在许多信息处理过程中,如对信号的过滤、检测、预测等,都要广泛地用到滤波器,数字滤波器是数字信号处理中使用最广泛的一种方法,实现方法主要有IIR滤波器和FIR滤波器两种。本文对直接型的FIR滤波器进行了优化和实现。     

从混合有色噪声背景中提取正弦随相调频信号的方法

提出了从混合有色背景噪声中提取正弦随机调频信号方法－－基于高阶累积量FIR自适应滤波方法。其主要特点是：FIR自适应滤波系数是用输入信号的四阶以上累积量进行更新的；FIR自适应滤波器是收敛于与有用信号类型匹配的滤波器。因此，它既能有效地提取有用信号（匹配信号），又能有效地抑制混合有色噪声（非匹配信号）。仿真结果表明，与短时相关方法相比，该方法是很有效的。