一种面向CMP的可变相联度混合Cache结构

以V-Way Cache结构为原型,提出一种面向CMP的可变相联度混合Cache结构CMP-VH.CMP-VH将最后一级片上Cache划分成一种优化的私有/共享结构,Tag私有,数据部分私有部分共享.采用基于数据块的重用信息替换策略,提供显式和隐式两种机制在核间对共享数据进行容量划分.并行程序负载SPLASH-2的模拟...     

一种改进的抗干扰性可预测的协作缓存机制

私有Last Level Cache(LLC)配置可以提供更低的访问延迟和更好的性能隔离性,但剔除了共享未利用Cache资源的能力.协作缓存机制通过将本地LLC(溢出者)驱逐的Cache行溢出(Spill)到远程LLC(接收者)达到Cache容量共享的目的.后继的协作缓存研究致力于Cache共享的有效性,然而,没有任何研究关注到接收者对于外来溢出行的抗干扰性.本文提出重用性和抗干扰性可预测的协作缓存(RAPCC)机制,进一步增强私有LLC的Cache容量共享能力.RAPCC借助重用位置分布(RPD)预测私有LLC的重用性和抗干扰性决定其接受溢出角色:溢出者、接收者、NEITHER和EITHER(全新中立的角色,既溢出又接收).试验结果表明,RAPCC的HPKI和IPC性能表现均超越了CC、DSR、CBS、ASCC.     

一种基于伪LRU的新型共享Cache划分机制

本文提出了一种基于伪LRU方法的新型共享Cache动态划分策略PLRU-SCP.本文提出的划分策略在分析电路中给出了基于二叉树的新型分析方法,在划分电路中使用了一种非遍历的划分算法.并提出了一种新型共享Cache结构.本文提出的新型划分策略比基于LRU方法的不划分共享Cache策略和效用最优的划分策略的性能分别提高了11.05%和8.66%.     

片上多核的Cachet层次结构策略研究

在多核系统中，随着处理器性能的提高，存储器层次结构的重要性也不断提高。本文首先介绍了存储器层次结构设计的依据、效用评价，然后对私有和共享Cache结构策略进行了研究分析，并介绍了几种多核处理器结构模型和商用多核处理器的存储器层次结构。     

CCSim：基于Pin的CMPCache访问模拟器

随着芯片集成制造工艺的日益发展,拥有多级Cache的片上多处理器(CMP)已成为桌面应用和高端计算的主流平台.为了优化程序在CMP下运行性能,文中以Pin工具软件为基础,提出并设计了一个面向CMP体系架构的多级Cache访问模拟器——CCSim.该模拟器不仅可以模拟同构CMP下传统方式的Cache访问,而且还可以对CMP中最后一级共享Cache的竞争访问以及非传统方式的Barcelona式Cache访问模式进行模拟分析.     

基于改进LRU替换策略的共享Cache划分

本文提出了一种基于改进的LRU替换策略划分最后一级共享Cache的算法,隔离了线程间的数据冲突,实现了改进的Cache替换策略,通过划分最后一级共享Cache也减少了访存延迟,提高了系统吞吐率.     

多核实时线程间干扰分析及WCET估值

在共享Cache的多核处理器中,线程在共享Cache中的指令可能被其他并行线程的指令替换,从而导致了线程间在共享Cache上的干扰.多核结构下WCET估值需要考虑并行线程间在共享Cache上的干扰.针对当前典型的共享Cache和共享总线的多核结构,本文提出了一种迭代的WCET估值分析方法.考虑共享总线对共享Cache访问的时序影响,基于该时序分析线程间在共享Cache上的干扰,得到较精确的WCET估值.理论分析证明了该方法的有效性,实验结果表明本文的分析方法较之当前的两种方法分别可以提高21%和14%的精确度.     

多核系统中共享Cache的冒泡替换算法

在多核环境下,对共享L2 Cache的优化显得尤为重要,因为当被访问的数据块不在L2 Cache中时(发生L2缺失),CPU需要花费几百个周期访问主存的代价是相当大的.在设计Cache时,替换算法是考虑的一个重要因素,替换算法的好坏直接影响Cache的性能和计算机的整体性能.虽然LRU替换算法已经被广泛应用在片上Cache中,但是也存在着一些不足:当Cache容量小于程序工作集时,容易产生冲突缺失;且LRU替换算法不考虑数据块被访问的频率.文中把冒泡替换算法应用到多核共享Cache中,同时考虑数据块被访问的频率和最近访问的信息.通过分析实验数据,与LRU替换算法相比,采用冒泡替换算法可以使MPKI(Misses per Kilo instructions)和L2 Cache命中率均有所改善.     

一种DSP指令Cache的功耗优化策略

高性能DSP器件对功耗指标要求越来越高,功耗主要来源于对存储空间的访问,因此提出了一种改进型Cache功耗优化策略,实现了对指令Cache的分阶段访问,同时兼顾了Cache的动态功耗和静态漏流功耗的优化,改进了传统的基于非分阶段访问的按需唤醒策略NPOWP(Non-Phased Cache with On-Demand Wakeup Prediction)显著影响处理器性能的缺点。设计应用于DSP设计的4路组相连昏睡指令Cache中,使用基于分阶段访问的按需唤醒策略POWP(Phased Cache with On-Demand Wakeup Prediction)策略平均可降低75.4%的指令Cache功耗,降低6.7%的处理器总功耗,性能损失仅为0.77%.     

低码率语音编码器实现中的片上Cache分配策略

针对DSP上低码率语音编码器的实现和优化问题,研究了片上Cache的分配策略.根据指令Cache的大小,以及程序处理的数据量的大小,将程序分成大小合理的段,分阶段载入Cache中.对数据Cache的分配考虑了Cache结构和数据本身的特点,使有限的数据Cache得到充分的利用.全面考察数据的生命期,使已经载入数据Cac...     

RAID控制器的Cache管理策略研究

为进一步缩小外存与CPU间的速度差异,满足日益增高的I/O请求率,在磁盘阵列设计中引入Cache,实现一种适用于RAID控制器的Cache管理策略。此方法重点研究了Cache的组织与管理,利用优化的最近最少使用算法(LRU)提高Cache命中率,通过树形结构的转换减少磁盘I/O次数,以提高系统的整体性能.从该策略在RAID控制器原型的实验结果分析,证明该策略对减少写磁盘I/O确有显著效果.     

一种结合动态写策略的磁盘Cache替换算法

磁盘Cache是改善I/O性能的一种技术.通过分析Cache写策略和LRU、LFU替换算法对磁盘Cache性能的影响,引入一种动态写策略,改进替换算法,使基于频率的块替换算法FBR与动态写策略相结合.二者结合较好地应用于磁盘存取中,充分利用局部性规律,提高I/O性能,使磁盘在多种工作环境和不同Cache大小下的性能更优.     

针对SMS4密码算法的Cache计时攻击

分别提出并讨论了针对SMS4加密前4轮和最后4轮的访问驱动Cache计时分析方法,设计间谍进程在不干扰SMS4加密前提下采集加密前4轮和最后4轮查表不可能访问Cache组集合信息并转化为索引值,然后结合明文或密文对密钥的不可能值进行排除分析,最终恢复SMS4初始密钥.实验结果表明多进程共享Cache存储器空间方式和SMS4查找表结构决定其易遭受Cache计时攻击威胁,前4轮和最后4轮攻击均在80个样本左右恢复128bit SMS4完整密钥,应采取一定的措施防御该类攻击.     

Cache技术在P2P中的应用

Cache技术在互联网中应用非常普遍,文章将Cache技术和P2P技术相结合,设计了一种运营商内部网络P2P大流量缓存系统P2P Cache,在不影响客户P2P应用体验的情况下,为运营商优化现有网络,降低出口流量。     

基于LSSS共享矩阵无授权策略的属性密码解密效率提高方案

在基于LSSS(Linear Secret-Sharing Schemes)共享矩阵的属性密码方案中,为了获得相对较高的解密效率,需要剔除授权集合中冗余参与方在解密时的计算.为达到这一目的,现有方案都需要使用授权策略进行最小参与方搜寻,而在一些应用场合下,授权策略的出现是不安全的.如果不使用授权策略,现有的解密优化方案便无法运行.本文提出一种LSSS共享矩阵下,无授权策略的属性密码解密效率提高方案.理论分析和实验表明,它可以在无授权策略情况下,找到最小参与方集合,从而提高了解密效率.     

透过专利看微处理器的技术发展（六）——Cache专利技术的发展历程

本文在大量专利文献调研的基础上,通过跟踪Cache技术的专利,对Cache的起源、分层存储思想和Cache的几个优化技术进行了深入分析。这些优化技术包括Nonblocking Cache技术、Trace Cache技术、Victim Cache技术。通过对具有里程碑意义的几件专利的分析,为相关产品研发提供线索和思路。     

G·729在PNX1500 DSP平台上的优化设计

文章简单介绍了PNX1500 DSP[1]的体系架构,阐述了基于此架构的语音压缩算法G.729[2]的优化方法。在分析了影响G.729音频编码效率的关键因素基础上,选择了有针对性的优化策略对G.729音频编解码器的Cache部分进行指令优化和算法优化,有效地克服了影响编码速度的瓶颈,改善了编码器效率。     

宽带计费方式探讨

分析了现有宽带计费方式的缺点，并探讨了新的宽带计费方式；介绍了实时计费宽带流量卡系统和实时计费宽带流量卡营销策略及效果，并提出进一步优化的方案。     

基于Cache优化的大点数FFT在TS201上的实现

该文针对现有大点数快速傅里叶变换(FFT)在TS201处理器上的实现没有充分考虑Cache丢失对执行效率影响的问题,提出了改进型Winograd算法的实现方法。该改进型方法通过优化行列读取方法,最大程度利用Cache的读写特点,避免了三次显性转置;并通过重构蝶形运算,隐藏了乘铰链因子。实例测试与现有处理方法对比结果表明,Cache优化的大点数FFT执行速度有了明显提高,可用于雷达处理系统中的脉冲压缩的快速实现。     

多核处理器预取策略的研究

多核处理器的内存和Cache共享策略使内存访问延迟成为影响多核处理器性能的瓶颈,预取技术能够隐藏访问延迟,对提高多核处理器的性能有重要意义.分析并比较了一系列典型的预取策略,讨论了它们的优缺点,对几种新颖的基于硬件的多核预取技术提出了改进方案,讨论了在多核处理器体系结构下,预取策略面临的挑战和必须考虑的设计问题,为多核预取提供了创新的思路.