微腔调制常温Ge量子点光致发光特性

报道了微腔对Ge量子点常温光致发光的调制特性.生长在SOI硅片上的Ge量子点的常温光致发光呈多峰分布,随波长增加,峰与峰之间的间隔增加.这种多峰结构与SOI硅片所形成的微腔有关,只有满足特定波长的光致发光才能透出腔体并被探测器搜集.模拟结果与实验结果吻合得很好,变功率实验也进一步证实了该结论.     

微腔调制常温Ge量子点光致发光特性

报道了微腔对Ge量子点常温光致发光的调制特性.生长在SOI硅片上的Ge量子点的常温光致发光呈多峰分布,随波长增加,峰与峰之间的间隔增加.这种多峰结构与SOI硅片所形成的微腔有关,只有满足特定波长的光致发光才能透出腔体并被探测器搜集.模拟结果与实验结果吻合得很好,变功率实验也进一步证实了该结论.     

Si中Ge量子点的光致发光

生长温度500℃下,在Si（001）衬底上分子束外延自组织生长锗量子点．700℃退火20分钟后观察到其光致发光．原子力显微镜（AFM）和横截面试样透镜（XTEM）方法用于观察鼻子点的大小和密度．利用喇曼光谱观察不同温度退火引起的Ge与Si之间的互扩散．     

红外PbX量子点光致发光特性研究

利用尺寸效应调节发光波长,PbX量子点可用于近红外波段的光致发光.实际应用中对其辐射荧光特性的检测与评估,在设计器件、开发系统、提高量子点光致发光有效利用率等方面具有重要意义.本文对比分析了不同尺寸PbX量子点在近红外波段的吸收、发射光谱,并对PbX胶质量子点制成薄膜后的光致发光光谱进行了检测分析.光谱对比显示,量子点薄膜化后荧光辐射波长峰值会发生一定量的红移,全波半宽也会增大.提出一种在实际应用中检测量子点光致发光的空间分布情况并估算其效率的方法,同时利用该方法对两种PbX量子点薄膜样品进行了检测分析.分析表明,量子点薄膜样品的光致发光功率与探测器相对样品发光表面的角度位置有关,可以反映出薄膜中量子点的分布;两种被测样品近红外激光照射下的荧光功率转换效率分别可达2.51％和2.06％,适于工程应用.     

氧化镁包埋的氧化锌量子点的制备和光致发光特性研究

介绍了一种简单的方法实现了氧化镁包埋氧化锌量子点,并研究了包埋氧化镁中的氧化锌量子点的形成和光致发光特性.在样品制备过程中,我们利用电子束蒸发氧化镁晶体和热蒸发金属锌同时进行的方法将金属锌包埋到氧化镁薄膜中,然后在不同的温度下(500、600、700、800、900、1000°C)将金属锌在氧气氛中氧化,从而实现利用氧化镁包埋氧化锌量子点的目的.(PH13)     

MO-PPV/ZnSe量子点复合材料的制备及光致发光特性研究

采用水相法制备了颗粒尺寸为3.75nm的硒化锌(ZnSe)量子点,采用表面活性剂将ZnSe量子点转移到有机相聚(2-甲氧基-5-辛氧基)对苯乙炔(MO-PPV)中,获得了MO-PPV/ZnSe复合材料。通过对MO-PPV和ZnSe量子点的吸收光谱(ABS)和光致发光(PL)光谱的研究发现,随着ZnSe量子点掺杂浓度的提高,复合材料的发光强度明显增强,发光峰位置出现了蓝移。当ZnSe∶MO-PPV的质量比为1∶0.181时,发光峰位置蓝移10nm。结果表明,MO-PPV与ZnSe量子点之间存在着能量传递,这是导致MO-PPV/ZnSe量子点复合材料具有PL增强的重要原因。     

硼原子对Si(100)衬底上Ge量子点生长的影响

研究了硼原子对 Si( 1 0 0 )衬底上 Ge量子点自组织生长的影响 .硼原子的数量由 0单原子层变到 0 .3单原子层 .原子力显微镜的观察表明 ,硼原子不仅对量子点的大小 ,而且对其尺寸均匀性及密度都有很大影响 .当硼原子的数量为 0 .2单原子层时 ,获得了底部直径为 60± 5nm,面密度为 6× 1 0 9cm- 2 ,且均匀性很好的 Ge量子点 .另外 ,还简单讨论了硼原子对 Ge量子点自组织生长影响的机制 .     

硼原子对Si(100)衬底上Ge量子点生长的影响

研究了硼原子对Si(100)衬底上Ge量子点自组织生长的影响.硼原子的数量由0单原子层变到0.3单原子层.原子力显微镜的观察表明,硼原子不仅对量子点的大小,而且对其尺寸均匀性及密度都有很大影响.当硼原子的数量为0.2单原子层时,获得了底部直径为60±5nm,面密度为6×109cm-2,且均匀性很好的Ge量子点.另外,还简单讨论了硼原子对Ge量子点自组织生长影响的机制.     

多层InAs量子点的光致发光研究

采用MBE设备生长了多层InAs/GaAs量子点结构,测量了其变温光致发光谱和时间分辨光致发光谱.结果表明多层量子点结构有利于减小发光峰的半高宽,并且可以提高发光峰半高宽和发光寿命的温度稳定性.实验发现,加InGaAs盖层后,量子点发光峰的半高宽进一步减小,最小达到23.6 meV,并且发光峰出现红移.原因可能在于InGaAs盖层减小了InAs岛所受的应力,阻止了In组分的偏析,提高了InAs量子点尺寸分布的均匀性和质量,导致载流子在不同量子点中的迁移效应减弱.     

微腔中量子点光子发射的动力学研究

基于量子回归理论建立了微腔-量子点耦合模型的主方程,研究了用激光脉冲激发时微腔中的量子点二能级系统的密度矩阵随时间的演化,然后通过密度矩阵得出发射光子数和二阶相关度等特性,并对适合于制作单光子源的微腔参数和泵浦条件进行了优化。相关参数中,微腔衰退率和系统耦合系数的相对关系对单光子发射过程起关键作用。     

4×4区域调制多模干涉耦合器SOI光波导开关的设计

根据区域调制多模干涉耦合器光开关的工作原理,以2×2区域调制多模干涉光开关为基础,采用级联的方式设计了4×4区域调制多模干涉SOI光波导开关.用有限差分二维BPM方法模拟了器件在不同工作状态下的光场传输情况.器件工作波长为1.55μm,在不计耦合损耗时器件的平均插入损耗小于2.0dB/cm.     

一种高温工作的激光测距SOICMOS集成电路

基于薄膜全耗尽SOICMOS工艺,进行了建模分析,在300～600 K温度范围内,利用ISETCAD软件对SOICMOS器件单管高温特性进行了模拟分析,同时利用Verilog软件对激光测距电路进行了整体仿真.通过工艺流片,实现了一种电路级具有完整功能和参数要求的高温工作的激光测距SOICMOS集成电路.通过实际测试表明模拟结果与之相吻合,同时通过对整体电路结果功能和参数在常温和高温下的测试,表明该电路功耗低、速度快,可满足激光测距电路的要求.该电路的研制,对进一步开展高温短沟道SOICMOS集成电路的研究具有一定的指导意义.     

一种高温工作的激光测距SOICMOS集成电路

基于薄膜全耗尽SOICMOS工艺,进行了建模分析,在300～600 K温度范围内,利用ISETCAD软件对SOICMOS器件单管高温特性进行了模拟分析,同时利用Verilog软件对激光测距电路进行了整体仿真.通过工艺流片,实现了一种电路级具有完整功能和参数要求的高温工作的激光测距SOICMOS集成电路.通过实际测试表明模拟结果与之相吻合,同时通过对整体电路结果功能和参数在常温和高温下的测试,表明该电路功耗低、速度快,可满足激光测距电路的要求.该电路的研制,对进一步开展高温短沟道SOICMOS集成电路的研究具有一定的指导意义.     

Si基Ge/SiGeⅠ型量子阱结构的理论设计和实验研究

基于能带工程理论,设计了Si基Ge/SiGeⅠ型量子阱结构。采用超高真空化学气相淀积系统,制备出高质量的Si基Ge/SiGe多量子阱系列材料。当样品中Ge量子阱宽从15nm减少到12nm和11nm时,室温下荧光(PL)光谱观测到量子限制效应引起的直接带跃迁发光峰位的蓝移,峰位的实验值与理论值符合得很好;当Ge量子阱宽逐渐减小到9nm和7nm时,测试得到样品的PL谱峰位却与理论预期出现了较大的差值。进一步的实验表明,这主要是由于量子阱厚度小到一定程度时,量子阱的直接带发光受到抑制,其发光主要源于Ge虚拟衬底。     

Influence of the indium nominal concentration in the formation of CuInS2 films grown by CBD

Copper indium disulfide (CuInS₂) thin films were prepared by chemical bath deposition in an acid medium on glass substrates. CuInS₂ films were grown using CuSO₄, InCl₃ and C₂H₅NS as copper, indium and sulfur sources, respectively. The CuSO₄ and C₂H₅NS concentrations remained constant, while the InCl₃ concentration was varied from 0.002 M to 0.025 M. The structural analysis show that initially the films have a mixture of CuS and CuInS₂ phases, when the indium nominal concentration increases the formation of CuInS₂ ternary compound was promoted until the final formation of a CuInS₂ film. The morphological study shows that the surface of CuInS₂ films is constituted by nanotubes. The structural and compositional analysis show that for 0.025 M InCl₃ concentration CuInS₂ films were obtained.     

Fabrication and thermal evaluation of silicon on diamond wafers

Silicon on diamond (SOD) is proposed as a superior alternative to conventional silicon on insulator (SOI) technology for silicon-based electronics. In this paper, we present a novel SOD structure in which the active Si layer is in direct contact with a thick, highly oriented diamond (HOD) layer that is directly attached to a heat sink. In contrast to the earlier work,^1,2 the diamond film is relatively thick (∼70 μm), free standing, and close to single crystalline, thus possessing much greater thermal conductivity and no limitation of the Si backing wafer. Two different fabrication schemes are investigated: (1) direct growth, where the Si-device layer makes contact with the nucleation side of the diamond layer; and (2) wafer fusion, where the Si device layer makes a direct contact with the diamond growth surface. Thermal evaluation was performed using metallic microheaters. These studies clearly showed more than one order of magnitude better thermal management properties of diamond with respect to Si and SOI.     

不同直径张应变锗材料对光谱和晶体质量的影响

绝缘体上张应变锗材料是通过能带工程提高锗材料光电性能得到的一种新型半导体材料,在微电子和光电子领域具有重要的应用前景.采用微电子技术中的图形加工方法以及利用锗浓缩的技术原理,在绝缘体上硅(SOI)材料上制备了绝缘体上张应变锗材料.喇曼与室温光致发光(PL)测试结果表明,不同圆形半径的绝缘体上锗材料张应变均为0.54％.对于绝缘体上张应变锗材料,应变使其发光红移的效果强于量子阱使其发生蓝移的效果,总体将使绝缘体上张应变锗材料的直接带发光峰位红移.同时0.54％张应变锗材料的直接带发光强度随着圆形半径的增大而减弱,这主要是因为圆形半径大的样品其晶体质量较差.该材料可进一步用于制备锗微电子和光电子器件.     

体Si和SOI工艺SRAM芯片电磁敏感度的温度效应

考虑到芯片实际应用环境的复杂性,针对体硅(silicon,Si)和绝缘体上硅(silicon on insulator,SOI)两种工艺的静态随机存储器(static random-access memory,SRAM),测试研究温度效应分别对这两种不同工艺存储器芯片敏感度的影响.依据两种工艺下金属氧化物半导体(met...     

Thin film silicon on insulator substrates and their application to integrated circuits

Thin film silicon on insulator (TFSOI) devices have been studied for years. The advantages of TFSOI devices include: a reduction in junction capacitance, potentially lower junction leakage, a simpler process, and many other well documented advantages. However, other than some military/space applications, TFSOI circuits are not currently available in commodity products. One of the reasons TFSOI circuits are not wide spread is that there has not been a reliable source of TFSOI substrates. Recently, however, several suppliers of TFSOI substrates, both SIMOX and bonded and etch-backed wafers (BESOI), have made significant improvements in their material quality and are increasing capacity to meet expected demands. In this paper, we will discuss the major materials issues and how these issues impact either the TFSOI device performance or the process integration. In addition, we will present gate oxide integrity data as well as device results from these TFSOI substrates.